

**REPOTENCIACIÓN Y ACTUALIZACIÓN DE UN POTENCIOSTATO
GALVANOSTATO PRINCETON MODELO 363 PARA EL LABORATORIO DE
CORROSIÓN DE LA ESCUELA DE INGENIERÍA METALÚRGICA Y CIENCIA
DE MATERIALES**

AUTORES:

**DIEGO FERNANDO MONROY JÁCOME
SERGIO ANDRÉS ZABALA VARGAS**

**UNIVERSIDAD INDUSTRIAL DE SANTANDER
FACULTAD DE INGENIERÍAS FÍSICO-MECÁNICAS
ESCUELA DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA Y
TELECOMUNICACIONES
BUCARAMANGA**

2005

**REPOTENCIACIÓN Y ACTUALIZACIÓN DE UN POTENCIOSTATO
GALVANOSTATO PRINCETON MODELO 363 PARA EL LABORATORIO DE
CORROSIÓN DE LA ESCUELA DE INGENIERÍA METALÚRGICA Y CIENCIA
DE MATERIALES**

AUTORES:

**DIEGO FERNANDO MONROY JÁCOME
SERGIO ANDRÉS ZABALA VARGAS**

DIRECTOR:

Ing. ALFREDO RAFAEL ACEVEDO PICON

CODIRECTOR:

DARIO YESID PEÑA BALLESTEROS Ph.D

**UNIVERSIDAD INDUSTRIAL DE SANTANDER
FACULTAD DE INGENIERÍAS FÍSICO-MECÁNICAS
ESCUELA DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA Y
TELECOMUNICACIONES
BUCARAMANGA**

2005

A Dios, por darme vida y por permitirme ser todo lo que soy.

A mi Mamá Aurora por acompañarme en todo momento y darme su apoyo todos los días a toda hora.

A mi abuela Mary, por ser mi segunda madre y quererme tanto.

A mi abuelo Ambrosio, por ser tan especial.

A mi Tatis por darme su apoyo incondicional y por su cariño.

A toda mi familia y amigos que de alguna u otra manera me ayudaron para lograr esta meta, por haber permitido que sacrificara tiempo valioso de su compañía para poder terminar mi carrera.

Sergio Andrés Zabala Vargas

A mi Mamá Nohora que es lo más lindo que tengo en la vida, mi fuente de inspiración y fortaleza para triunfar sobre todas las dificultades. Gracias por tu esfuerzo y dedicación por hacerme una mejor persona.

A mi Papá Claudio por obligarme a aprender el valor del esfuerzo propio y hacerme afrontar el mundo con mis propias manos.

A mi hermana Diana, mi Yola hermosa, que siempre tuvo una palabra de apoyo para ayudar a levantarme de todos mis tropiezos.

A Paola, que se ha convertido en un miembro más de mi familia y ha tenido que soportarme en mis buenos y mis malos ratos.

A Leidy, Lorena, María, Nancy y Silvia, mis mejores amigas que siempre estuvieron pendientes de mi progreso y de mi estado de ánimo. Gracias por permitirme el honor de ser su amigo.

Diego Fernando Monroy Jácome

AGRADECIMIENTOS

Quienes elaboramos este proyecto, agradecemos a todas aquellas personas que nos sirvieron de apoyo y fueron de gran ayuda en el desarrollo del proyecto, muy especialmente a nuestro director Alfredo Acevedo por confiar ciegamente en nosotros y por apoyarnos siempre; a nuestro codirector Darío Peña por su colaboración; a don Ambrosio, porque gracias a su apoyo y a su gran ayuda fue posible terminar a tiempo nuestra labor.

También deseamos agradecer especialmente a Nancy y Leandro por su incondicional ayuda; a Analog Devices por su generosidad; a Adriana, Andriy, Thierry, Oscar y EA por hacer más amena la estadía en el laboratorio.

A nuestros familiares y amigos, en quienes encontramos un soporte constante durante la ejecución de este proyecto.

Al grupo GIC por su colaboración y financiamiento de nuestro proyecto; al grupo CEMOS por su constante apoyo.

TABLA DE CONTENIDO

	Pág.
INTRODUCCION.....	1
1. GENERALIDADES Y MARCO TEÓRICO.....	3
1.1 LA CORROSIÓN.....	3
1.1.1 Descripción del proceso electroquímico de la corrosión.....	4
1.1.2 Celda electroquímica.....	5
1.1.3 Circuito equivalente de una celda electroquímica.....	7
1.1.4 Velocidad de corrosión.....	8
1.2 POTENCIOSTATO-GALVANOSTATO.....	9
1.2.1 Potenciostato.....	10
1.2.2 Galvanostato.....	11
2. ESTADO DEL ARTE.....	13
3. DISEÑO DEL PROTOTIPO.....	17
3.1 PLANTEAMIENTO DEL PROBLEMA.....	17
3.2 REQUERIMIENTOS DEL SISTEMA SCAP363.....	17
4. ARQUITECTURA DEL SCAP363.....	21
4.1 ETAPA DE CONTROL Y PROCESAMIENTO DE DATOS.....	23
4.1.1 Requisitos para la etapa de control.....	23
4.1.2 Microcontrolador.....	24
4.1.3 Implementación del MC68HC908GP32.....	28
4.2 ETAPA DE GENERACIÓN DE SEÑALES.....	29
4.2.1 Resolución y VLSB	30
4.2.2 Rango dinámico.....	31
4.2.3 Medidas de desempeño.....	31
4.2.4 Tipo de interfaz de comunicación.....	34

4.2.5	Convertor digital/analógico.....	34
4.2.6	Implementación del AD5542.....	35
4.3	ETAPA DE ADQUISICIÓN DE DATOS.....	38
4.3.1	Velocidad de conversión.....	38
4.3.2	Numero de canales.....	39
4.3.3	Resolución.....	39
4.3.4	Desempeño del convertor.....	39
4.3.5	Filtrado.....	40
4.3.6	Convertor analógico/digital.....	41
4.3.7	Implementación del AD7705.....	43
4.4	ETAPA DE ADECUACIÓN DE SEÑAL.....	44
4.4.1	Adecuación en la etapa de conversión digital/analógica.....	44
4.4.2	Adecuación en la conversión analógica/digital.....	48
4.4.3	Determinación del error y análisis de ruido de la etapa de atenuación.....	51
4.4.4	Cuantificación del error y resolución efectiva.....	58
4.5	ETAPA DE ALMACENAMIENTO DE DATOS.....	61
4.5.1	Capacidad de memoria.....	61
4.5.2	Velocidad.....	63
4.5.3	Comunicación con el microcontrolador.....	63
4.5.4	Memoria.....	64
4.5.5	Esquema de conexión de la memoria.....	64
4.6	ETAPA DE INTERFAZ CON EL USUARIO.....	65
4.6.1	Pantalla	65
4.6.2	Teclado.....	66
4.7	ETAPA DE COMUNICACIÓN.....	66
4.7.1	Selección de la Interfaz de Comunicación.....	67
4.7.2	El Bus Serial Universal – USB.....	68
4.7.3	Implementación de la etapa de comunicación.....	69
4.8	FUENTE DE ALIMENTACIÓN.....	73

4.9	Esquema de alimentación P363/SCAP363.....	74
4.9.1	Esquema de alimentación USB/SCAP363.....	76
4.10	ETAPA DE CONTROL DE RANGOS.....	77
5.	SOFTWARE DEL SISTEMA.....	80
5.1	ALGORITMO GENERAL DEL PROGRAMA PRINCIPAL.....	81
5.2	LIBRERIAS DEL PROGRAMA PRINCIPAL.....	84
5.2.1	Librería de configuración y manejo de pantalla (LCD363.inc).....	84
5.2.2	Librería de paginación y mensajes (PAGINAS363.inc).....	85
5.2.3	Librería de manejo de teclado (TECLADO.inc).....	85
5.2.4	Librería para generación de señales (DAC.inc).....	85
5.2.5	Librerías de configuración y adquisición del AD7705 (ADQUIRIR7705.inc).....	86
5.2.6	Librería para almacenamiento de memoria (MEMORIAESPECIAL.inc).....	89
5.2.7	Librería para la medición del potencial de corrosión (EOC363.inc).....	92
5.2.8	Librería para la configuración del puerto USB (USB.inc).....	93
5.2.9	Librería de pruebas (PRUEBAS363.inc).....	95
5.2.10	Librería de Funciones matemáticas (Rutinas363.inc).....	96
5.3	INTERFAZ DE VISUALIZACIÓN EN EL PC.....	98
6.	PRUEBAS DEL SCAP363.....	103
6.1	PRUEBAS DE GENERACIÓN DE SEÑALES.....	103
6.2	PRUEBAS DE LA INTERFAZ CON EL USUARIO.....	104
6.3	PRUEBAS DE LA ETAPA DE RANGOS.....	105
6.4	PRUEBAS DE COMUNICACIÓN CON EL PC.....	106
6.5	PRUEBA DE ETAPA DE ALMACENAMIENTO.....	107
6.6	PRUEBA DEL SCAP363 CON CELDA DUMMY.....	108
	CONCLUSIONES.....	110
	RECOMENDACIONES.....	112
	BIBLIOGRAFIA.....	114
	ANEXO A. POTENCIOSTATO-GALVANOSTATO PRINCETON 363.....	118

A.1 Especificaciones técnicas.....	118
A.2 Interfaz con el usuario.....	119
ANEXO B. PRUEBA ELECTROQUIMICAS PARA CORROSIÓN.....	123
B.1 Curva Tafel.....	123
B.2 Resistencia de Polarización.....	125
B.3 Parámetros resultantes.....	125
B.4 Polarización anódica potenciodinámica	126
ANEXO C. HOJAS DE DATOS.....	128

TABLA DE FIGURAS

	Pág.
Figura 1. Celda electroquímica.....	5
Figura 2. Circuito equivalente.....	7
Figura 3. Esquema ilustrativo de un potencióstato.....	10
Figura 4. Esquema ilustrativo de un galvanostato.....	11
Figura 5. Potencióstato conectado a un computador portátil.....	13
Figura 6. Vista del panel frontal del PARSTAT 2273.....	14
Figura 7. Equipo VMP2 ejecutando una prueba sobre una celda electroquímica.....	15
Figura 8. Diagrama de bloques del sistema.....	22
Figura 9. Asignación de terminales del MC68HC908GP32.....	25
Figura 10. Diagrama interno de sincronización de tiempos.....	26
Figura 11. Esquema circuital de la implementación del MC68HC908GP32.....	28
Figura 12. Ejemplos de rampas de voltaje.....	29
Figura 13. Tiempo de establecimiento.....	33
Figura 14. Esquema circuital de la etapa de generación.....	34
Figura 15. Respuesta en frecuencia del filtro digital.....	42
Figura 16. Esquema circuital de la etapa de adquisición.....	43
Figura 17. Configuración bipolar del AD5542.....	45
Figura 18. Error entre el voltaje de la celda y el voltaje de entrada al P363.....	46
Figura 19. Esquema circuital de la etapa de adecuación para la adquisición.....	48
Figura 20. Error entre el voltaje de la salida de potencial y el voltaje en la celda.....	49
Figura 21. Modelo para calcular voltaje de salida debido a imperfecciones de DC.....	53
Figura 22. Modelo para calcular voltaje de salida debido al voltaje en modo común V_{CM}	55
Figura 23. Modelo general del voltaje de ruido en op-amp.....	57

Figura 24. Esquema circuital de la etapa de almacenamiento.....	64
Figura 25. Esquema circuital de la etapa de interfaz con el usuario.....	66
Figura 26. Esquema circuital de la etapa de interfaz de comunicación.....	71
Figura 27. Esquema circuital de la fuente de alimentación P363/SCAP363.....	74
Figura 28. Esquema circuital de la etapa de control de rangos.....	78
Figura 29. Algoritmo general de funcionamiento del sistema.....	80
Figura 30. Registros configurados para al A/D.....	86
Figura 31. Diagrama de flujo del algoritmo de estabilidad relativa.....	93
Figura 32. Posibles valores para PD.....	94
Figura 33. Posibles valores para BD.....	95
Figura 34. Diagrama de flujo de la rutina de control de rangos.....	97
Figura 35. Advertencia cuando se selecciona el modo de descarga de prueba.....	99
Figura 36. Ventana de presentación para adquisición de pruebas.....	100
Figura 35. Advertencia cuando se selecciona el modo de descarga de prueba.....	98
Figura 36. Ventana de presentación para adquisición de pruebas.....	99
Figura 37. Error entre señal de salida D/A y señal en la celda vs. Código digital de entrada.....	103
Figura 38. Visualización de SCAP363 en pantalla LCD.....	104
Figura 39. Ejemplo de Tafel catódica obtenida con el SCAP363.....	108
Figura 40. Ejemplo de Tafel completa obtenida con el SCAP363.....	109
Figura A1. Panel Frontal del Potenciostato.....	119
Figura B1. Curva Tafel Catódica-Acero Inoxidable 430.....	124
Figura B2. Curva Tafel Completa - Acero Inoxidable 430.....	124
Figura B3. Curva Resistencia de Polarización – Acero Inoxidable 430.....	125
Figura B4. Curva Anódica Potenciodinámica.....	127

TABLA DE TABLAS

	Pág.
Tabla 1. Principales características del convertor AD5524.....	36
Tabla 2. Principales características del convertor AD7705.....	41
Tabla 3. Comparación entre voltaje de entrada y voltaje de celda en el P363.....	47
Tabla 4. Comparación de voltaje de celda y voltaje de salida.....	50
Tabla 5. Principales errores en la etapa de generación (adecuación).....	59
Tabla 6. Principales errores en la etapa de adquisición (adecuación).....	60
Tabla 7. Consumo de corriente del SCAP363.....	73
Tabla 8. Descripción del formato binario con offset.....	86
Tabla 9. Mapa de memoria del SCAP363.....	90
Tabla 10. Pruebas realizadas para comprobar la tasa de transferencia.....	107
Tabla A1. Especificaciones técnicas del P363.....	118

TÍTULO
REPOTENCIACIÓN Y ACTUALIZACIÓN DE UN POTENCIOSTATO GALVANOSTATO
PRINCETON MODELO 363 PARA EL LABORATORIO DE CORROSIÓN DE LA ESCUELA DE
INGENIERÍA METALÚRGICA Y CIENCIA DE MATERIALES*

DIEGO FERNANDO MONROY JÁCOME
SERGIO ANDRÉS ZABALA VARGAS**

Palabras claves: *Corrosión, potenciostato, galvanostato, control de rangos, microcontrolador, USB, autonomía, elaboración de curvas Tafel.*

En este informe se presenta el diseño y construcción de un prototipo capaz de generar y adquirir señales de voltaje y corriente necesarias para la operación del potenciostato, según las recomendaciones de la norma ASTM-G5, además de la creación de una interfaz gráfica en el computador, sencilla y amena al usuario, donde se visualicen los resultados de las pruebas hechas en este equipo.

Como resultado de este trabajo de grado se logró autonomía en la ejecución de pruebas en el potenciostato mediante la implementación de pantalla LCD, teclado y memorias EEPROM, portabilidad y tamaño reducido con el uso de circuitos integrados de montaje superficial, transferencia de datos al computador a través de puerto USB, control automático de los rangos de corriente del potenciostato mediante la implementación de relevos mecánicos de baja impedancia, la alimentación del equipo mediante la alimentación propia del potenciostato para el desarrollo de pruebas o a través de USB para la transmisión de datos, y tal vez lo más importante, la generación de rampas de voltaje a partir de 0.1 mV/s debida a la resolución ofrecida por el convertor digital analógico de 16 bits en concordancia a la norma ASTM-G5.

* Trabajo de grado

** Facultad de Ingenierías Fisicomecánicas, Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones. Director: Alfredo Rafael Acevedo Picón.

TITLE
**ENGINE POWER UPGRADE AND UPDATE OF A POTENCIOSTAT GALVANOSTAT
PRINCETON MODEL 363 FOR THE LABORATORY OF CORROSION OF THE SCHOOL OF
METALLURGICAL ENGINEERING AND SCIENCE OF MATERIALS¹**

DIEGO FERNANDO MONROY JÁCOME
SERGIO ANDRÉS ZABALA VARGAS**

Key words: Corrosion, potenciostat, galvanostat, control of range, microcontroller, USB, autonomy, elaboration of Tafel plots.

In this report appears the design and construction of a prototype capable to generate and to acquire signals of voltage and current required for the operation of the potenciostat, according to the recommendations of the ASTM-G5 standard, in addition, the creation of a graphical interface in the computer, simple and pleasant to the user, where the results of the test, that have been done in this equipment, are visualized

As result of this degree work, were obtained autonomy in the execution of tests in the potenciostat by means of the implementation of screen LCD, keyboard and memories EEPROM, portability and size reduced with the use of surface mount devices, data transfer to the computer through port USB, automatic control of current range on the potenciostat through the implementation of mechanical low-impedance relays, the power supply of the equipment by the own power supply of the potenciostat for the development of tests and through USB for data transmission, and perhaps most important, the generation of voltage ramp from 0,1 mV/s due to the resolution offered by the analogical digital converter of 16 bits in agreement to the ASTM-G5 standard.

¹ Degree work

** Faculty of Physic-Mechanical Engineering , School of Electrical, Electronic and Telecommunications Engineering. Director: Ing. Alfredo Rafael Acevedo Picón.

INTRODUCCIÓN

La corrosión es un problema que ha estado presente en el crecimiento de la humanidad desde que ésta decidió usar los metales para su desarrollo. El estudio de este fenómeno se ha convertido en uno de los pilares de la electroquímica, la cual busca caracterizar el comportamiento de los materiales ante procesos que induzcan el desgaste de estos.

Entre las herramientas que se utilizan para cuantificar los fenómenos de desgaste en los metales se encuentra el Potenciostato, el cual es un equipo que simula el comportamiento y la respuesta de un material ante ambientes corrosivos.

El presente informe contiene el procedimiento seguido para automatizar la operación un Potenciostato-Galvanostato Princeton 363 (P363), propiedad de la Escuela de Ingeniería Metalúrgica y Ciencia de Materiales. Este equipo, en general, presenta un buen comportamiento para la ejecución de las pruebas, pero tiene falencias tanto en su autonomía como en la capacidad de transmitir los resultados a un sistema de cómputo.

La idea general es desarrollar un equipo que permita generar las señales de voltaje y corriente que el P363 necesita para la ejecución de las pruebas, así como realizar la adquisición de los datos resultantes y la transmisión de estos a un ordenador.

En el primer capítulo de este libro se presentan conceptos básicos de electroquímica, así como el funcionamiento general de un potenciostato y un galvanostato.

En el segundo capítulo se presenta el estado del arte de las pruebas electroquímicas y más específicamente de los dispositivos que existen en el mercado para llevarlas a cabo.

Después de analizar el estado del equipo al iniciar el proyecto, se plantean los requerimientos y condiciones necesarias para la consecución del sistema y en general de la actualización del potenciostato. Esta información es consignada en el tercer capítulo.

En el cuarto capítulo se presenta una descripción detallada del hardware utilizado para la implementación del sistema de generación y adquisición de datos. Este dispositivo será llamado Sistema de Control y Adquisición para el P363 (SCAP363).

La información relacionada con el software necesario para el desarrollo del sistema se presenta en el quinto capítulo. Finalmente, el sexto capítulo muestra las pruebas desarrolladas para la comprobación del correcto funcionamiento del equipo, así como los resultados obtenidos de estas.

1. GENERALIDADES Y MARCO TEÓRICO

Los procesos de corrosión han sido ampliamente estudiados con el fin de comprender los daños que producen a los materiales. Es importante que el lector se familiarice con dichos procesos, por lo cual se va a realizar una breve ilustración a lo largo de este capítulo.

1.1 LA CORROSIÓN

La corrosión se puede definir como el desgaste o deterioro de un material producido por la interacción de este con el medio que lo rodea. Este proceso es estudiado por la *electroquímica*, ciencia encargada de analizar las reacciones químicas que producen efectos eléctricos y los fenómenos químicos causados por la acción de las corrientes y los voltajes sobre los materiales.

En los procesos corrosivos ocurren cambios tanto químicos como físicos que pueden modificar sustancialmente las propiedades de los materiales, en especial en los metales. El fenómeno de corrosión ocurre, generalmente, en presencia de un electrolito, ocasionando dos regiones plenamente identificadas, la región anódica y la región catódica. Es de gran importancia indicar que en la región anódica ocurre una liberación de electrones hacia otras áreas, lo que conlleva a una disolución del material (corrosión); a su vez en la región catódica se presenta un fenómeno de inmunización del metal.

En los fenómenos corrosivos, el deterioro ocurre de una forma lenta y depende fundamentalmente de las condiciones del ambiente donde se encuentra el material. A medida que el tiempo pasa, se va creando un conjunto de manchas sobre la superficie del material hasta que llegan a aparecer imperfecciones bastante notables. Este proceso afecta enormemente a las estructuras metálicas

de diversas instalaciones lo que, al final de cuentas, obliga a la inversión de grandes sumas de dinero para su mantenimiento o reemplazo.

1.1.1 Descripción del proceso electroquímico de la corrosión

Los diversos procesos corrosivos han sido ampliamente estudiados por los científicos, los cuales han logrado explicarlos en términos de reacciones electroquímicas. Estas investigaciones han permitido medir gran cantidad de variables (donde se destaca la velocidad de corrosión), para entender el comportamiento de los metales en los ambientes corrosivos.

Inicialmente, es necesario comprender que si un metal se introduce en un ambiente corrosivo ocurren principalmente dos procesos, la *reducción* y la *oxidación*. La reducción es el fenómeno por el cual un átomo de un elemento acepta o recibe electrones, a su vez el proceso de la oxidación es inverso pues consiste en que un átomo cede electrones. Estos dos procesos son, en realidad, el anverso y el reverso de un mismo fenómeno, pues la oxidación de una sustancia solo es posible si, al mismo tiempo, se produce la reducción de otra.

Cuando ocurre el proceso de oxido-reducción, el metal asume un potencial que depende tanto de él como de la solución donde se encuentra inmerso. Este potencial de circuito abierto es normalmente conocido como *Potencial de Corrosión* (E_{OC}) y es uno de los elementos principales para caracterizar una interfaz metal-solución y analizar como es su resistencia a la corrosión. Si el metal se encuentra con un potencial igual a E_{OC} la oxidación y la reducción están ocurriendo a la misma razón, por lo cual las corrientes de oxidación (I_{OX}) y de reducción (I_{RE}) tienen igual magnitud y sentido opuesto lo que conlleva a que la corriente total (I_{TOTAL}) sea igual a cero.

$$I_{TOTAL} = I_{OX} - I_{RE} = 0 \quad \text{si } E = E_{OC} \quad (1)$$


El potencial de corrosión representa la estabilidad del sistema y se mantendrá así a menos que sea aplicado un voltaje externo que produzca la descompensación de las corrientes descritas en (1).

1.1.2 Celda electroquímica

Debido a la necesidad de caracterizar el comportamiento de los materiales ante los efectos de la corrosión se hizo necesario desarrollar elementos prácticos con este fin, entre ellos se destaca la *Celda Electroquímica*. Este sistema se usa comúnmente en las pruebas de corrosión que serán descritas posteriormente.

Una celda electroquímica es un sistema que consta de tres electrodos inmersos en una solución que actúa como electrolito y en la cual ocurre un proceso de oxido-reducción capaz de generar corriente eléctrica. Los tres electrodos que hacen parte de la celda son: electrodo de trabajo (WE), electrodo auxiliar o contra electrodo (CE) y electrodo de referencia (RE). La Figura 1 muestra un esquema de una celda electroquímica.

Figura 1. Celda electroquímica



Fuente: Diseño de los autores del proyecto


- **Electrodo de Trabajo.** En las mediciones electroquímicas, este electrodo está compuesto por el metal que se está analizando. Es importante anotar que dicho electrodo debe ser reemplazado continuamente pues se va desgastando debido a que gran parte de las pruebas de corrosión son destructivas.
- **Electrodo de referencia.** Debido a que el potencial de corrosión no puede ser medido de forma directa, es necesario utilizar un electrodo que actúe como referencia de voltaje para el electrodo de trabajo. Los materiales que se utilizan para los electrodos de referencia son bastante particulares pues deben contar con un potencial electroquímico constante, entre estos se destacan los de Calomel Saturado (SCE) y los de Plata/Cloruro de Plata (Ag/AgCl).
- **Electrodo auxiliar o contra-electrodo.** Este elemento permite cerrar el circuito de la celda, para esto se recurre a conductores inertes creados con platino o grafito.
- **Electrolito.** Solución o sustancia pura que contiene iones de modo que puede efectuar una reacción electroquímica. La conductividad del electrolito es un aspecto fundamental al momento de analizar el fenómeno de corrosión pues, si la solución es eléctricamente conductora, permitirá el paso de corriente desde el electrodo de trabajo hasta el electrodo de referencia lo que producirá un aumento en el deterioro del metal. Es importante destacar que la cantidad de metal que se disuelve en el electrolito es directamente proporcional a la cantidad de corriente que fluye por la celda electroquímica.

Entre las sustancias mas conocidas por ser causantes de corrosión se cuentan los gases disueltos en agua como el oxígeno, el dióxido de carbono y también el ácido sulfhídrico.

1.1.3 Circuito equivalente de una celda electroquímica

Con el fin de poder representar los fenómenos eléctricos que ocurren en una celda electroquímica fue necesario desarrollar un circuito equivalente² compuesto por elementos sencillos que simularan dichos procesos. Este circuito está compuesto por tres resistencias y un condensador (Figura 2), la resistencia R_1 representa la resistencia total producida por el contra-electrodo y el electrolito de la celda; la resistencia R_2 representa la resistencia total entre el electrodo de trabajo y el de referencia; finalmente R_3 y C_1 equivalen a la impedancia existente entre el metal y el electrolito.

Figura 2. Circuito equivalente



Fuente: Diseño de los autores del proyecto

La resistencia R_2 es comúnmente conocida como *resistencia no compensada*. Esta resistencia debe ser tomada en cuenta al momento de ejecutar pruebas electroquímicas pues, si la corriente que fluye por la solución es considerable, existirá una caída de potencial ($i \cdot R_2$) que puede llegar a afectar las mediciones.

² Ver referencia bibliográfica 10.

1.1.4 Velocidad de corrosión

Es casi intuitivo pensar que este concepto está relacionado con el tiempo en el cual ocurre el deterioro de un material a causa de la corrosión. Esta variación está definida como la cantidad de material que se pierde (corroe) por unidad de tiempo, típicamente se expresa *mpy* (mili-pulgadas por año), *added* (mili-decímetros por año) o en *mm/año* (milímetros por año).

Medir la velocidad de corrosión es uno de los principales objetivos que se tienen al momento de realizar pruebas electroquímicas pues esta permite determinar que materiales presentan una mayor resistencia al deterioro en los ambientes corrosivos.

Existen varias técnicas utilizadas para la medición de la velocidad de corrosión entre las cuales se destacan:

- **Método de la pérdida de peso.** Este es el método utilizado tradicionalmente, consiste en determinar la pérdida de peso que ha experimentado un metal en contacto con un medio corrosivo. Por ejemplo, si para una aplicación dada se puede evaluar, mediante varios ensayos, la pérdida de peso de dos o más metales en un medio corrosivo, es posible tener una idea que cual de estos materiales dará mayores garantías al momento de realizar alguna implementación.

La medida de la velocidad de corrosión por este método asume que la corrosión es uniforme y generalizada en todo el material. Existe el caso que la corrosión es *localizada* lo cual supone una pérdida mínima del material, pero en cambio altera drásticamente sus propiedades mecánicas. Para cuantificar este fenómeno se recurre al siguiente método.

- **Método de la variación de propiedades mecánicas.** Este método consiste en un control de las propiedades mecánicas del material en el ambiente corrosivo lo cual puede poner en manifiesto algunos problemas que no son observados con el anterior método. Por ejemplo, un ensayo de tracción permitirá determinar la resistencia del metal atacado en comparación con una muestra del mismo material que no haya sido sometida a las condiciones del medio agresivo. Otra prueba comúnmente realizada es el uso de microscopios electrónicos para visualizar la superficie del metal y de esta forma observar si este ha sido atacado por la corrosión.
- **Método electroquímico.** La demostrada naturaleza electroquímica de los procesos de corrosión, especialmente de los que tienen lugar a la temperatura ambiente (corrosión atmosférica) o a temperaturas inferiores a los 100 °C (frecuente en la mayoría de procesos industriales) ha permitido la aplicación de los métodos electroquímicos modernos, al estudio de la corrosión de los metales y en consecuencia, a la medición de la velocidad de corrosión.

Todas las técnicas electroquímicas modernas están basadas prácticamente en el desarrollo de un aparato que se conoce con el nombre de potencióstato-galvanostato. En la siguiente sección se describirá de forma detallada las características y funcionamiento de este dispositivo.

1.2 POTENCIOSTATO-GALVANOSTATO

La instrumentación electrónica ha diseñado dos dispositivos muy utilizados en las pruebas de corrosión: El potencióstato y el galvanostato. Dichos sistemas permiten aplicar y controlar señales de tensión y de corriente sobre una celda electroquímica para esta forma medir el comportamiento de los materiales ante los efectos de la corrosión. A continuación se describirán brevemente las funciones y características fundamentales de cada uno de estos dispositivos.


1.2.1 Potenciostato

El potenciostato es un instrumento electrónico que permite imponer a una muestra metálica colocada en un medio líquido y conductor, un potencial constante o variable, positivo o negativo, con respecto a un electrodo de referencia. Es vital que dicha tensión se pueda mantener o controlar sin importar que ocurran variaciones en la corriente del sistema, la temperatura y otros factores externos.

El potenciostato, además de aplicar la tensión controlada, debe medir la corriente electrolítica que pasa a través de la celda y de esta forma poder caracterizar el comportamiento del metal ante la corrosión, la resistencia que este presenta ante el desgaste y la velocidad con la cual ocurre dicho fenómeno.

El funcionamiento general de un potenciostato se describe en el esquema de la Figura 3. En general, consiste en aplicar el potencial deseado al circuito interno de este dispositivo como una señal de control, la cual se compara con el potencial existente entre el electrodo de trabajo y el electrodo de referencia. Ahora bien, la señal de error o diferencia entre los potenciales anteriormente descritos se retroalimenta mediante un amplificador de control el cual permite controlar cuánta corriente es necesaria para mantener el potencial igual a la señal de control.

Figura 3. Esquema ilustrativo de un potenciostato



Fuente: Diseño de los autores del proyecto


Es importante destacar que más del 85% de las mediciones de corrosión utilizan el control de potencial para ser llevadas a cabo. Estos experimentos son denominados *pruebas potencioestáticas*³. Sin embargo, en ciertas aplicaciones es pertinente realizar un control de corriente de la celda la cual es realizada por un galvanostato; este elemento se describe a continuación.

1.2.2 Galvanostato

Este es un dispositivo cuya función es controlar la corriente que se aplica a la celda de prueba y sensar el voltaje entre el electrodo de trabajo y el de referencia.

Un galvanostato comúnmente se utiliza en experimentos que requieren la medición de tasas de pasividad y para la evaluación de protecciones catódicas o anódicas en los metales. Estas pruebas son conocidas comúnmente como *pruebas galvanostáticas*.

Figura 4. Esquema ilustrativo de un galvanostato



Fuente: Diseño de los autores del proyecto

La Figura 4 ilustra el funcionamiento de un galvanostato. Es evidente la gran similitud existente con el potencioestato descrito anteriormente con la diferencia que la señal de error entregada al amplificador de control se produce por la resta algebraica de la corriente de control y la corriente de la celda.

³ Ver Anexo B.

Es importante destacar que la mayoría de dispositivos diseñados actualmente para pruebas de corrosión cuentan con un potencióstato y un galvanostato, lo que ha conllevado a que estos términos no indiquen elementos diferentes sino modos de operación de un solo equipo.

2. ESTADO DEL ARTE

Con el fin de diseñar un dispositivo de control y adquisición de alta calidad para el P363, es necesario conocer acerca de los instrumentos que se encuentran en el mercado para dicho fin y de los adelantos tecnológicos que se están utilizando para el entendimiento de los procesos corrosivos.

Desde la mitad del siglo XX se han estudiado, planteado y depurado los métodos para ejecutar las pruebas electroquímicas lo que han conllevado al desarrollo de potencióstatos cada vez más robustos y precisos para conseguir que dichas pruebas generen predicciones más exactas sobre el deterioro que puede ocurrir sobre un material.

Se observa una tendencia mundial en diseñar sistemas completos que permiten no solamente realizar la prueba electroquímica sino también realizar la adquisición y procesamiento de los datos obtenidos. La mayoría de estos equipos permiten la comunicación con dispositivos de computo (PC's, equipos portátiles, Palms, etc.) para la visualización y el análisis de los resultados por parte del usuario.

Figura 5. Potencióstato conectado a un computador portátil



Fuente: Tomado de *Solartron Analytical*, www.Solartron.com

En general, los fabricantes de potenciostatos modernos buscan crear equipos que se destaquen por tener alta precisión, bajo consumo de potencia, peso reducido (portabilidad), sencillez en las interfaces con el usuario y capacidad de manejar tasas de escaneo como indican los estándares de la ASTM⁴.

A continuación se presentan algunos dispositivos utilizados actualmente con una breve descripción de sus características:

- En el campo de las pruebas potenciostaticas y galvanostaticas se ha destacado la empresa **Princeton Applied Research** la cual ha desarrollado dichos dispositivos desde la década del 70. La ultima generación de equipos es conocida como PARSTAT® 2273 el cual es un potenciostato controlado por computador. El dispositivo tiene la capacidad de manejar corrientes máximas de 2 A y cuenta con una conexión USB 1.1 que permite transmitir los datos a un computador el cual debe contar con un software que entrega el fabricante.

Figura 6. Vista del panel frontal del PARSTAT 2273



Fuente: Tomado de Princeton Applied Research, www.princeton.com


- En el año 2003 la empresa norteamericana **Gamry Instruments** presentó al mercado el potenciostato **PCI4/30™** del cual se destaca su tamaño reducido lo que aumenta su portabilidad en el caso que el usuario necesite desplazarlo. Cuenta con un valor máximo de corriente de 300mA y permite manejar voltajes

⁴ Por sus siglas en Inglés American Society of Testings and Materials

hasta de 20V. De igual forma que el anterior equipo cuenta con las interfaces necesarias para llevar a cabo la conexión con un computador de escritorio un portátil.

- En el último lustro, se ha observado el aumento de equipos con características de multicanal lo cual permite ejecutar varias pruebas al mismo tiempo. Entre estos dispositivos se destaca el VMP2™ de la empresa **Bio-Logic Science Instruments** el cual cuenta con 16 canales o salidas de señal independiente y una capacidad de manipular corriente hasta 10 A. El costo de estos equipos supera fácilmente los US \$ 15000.

Figura 7. Equipo VMP2 ejecutando una prueba sobre una celda electroquímica



Fuente: Tomado de Bio-Logic Science Instruments, www.biologic.info/potentiostat

- A partir de los años noventas en la UIS se han realizado varios proyectos que tenían como objetivo el diseño y actualización de un Potenciostato. Entre estos se destaca la tesis **“Desarrollo de un Potenciostato Basado en un IBM-AT o Compatible”**, por Ramón Pradilla y Fidole Villamizar, los cuales buscaban facilitar la toma de datos y la construcción de curvas de polarización confiables. Otro de los trabajos destacables en este campo es **“Diseño y Construcción de un Prototipo de Potenciostato-Galvanostato para el Laboratorio de Corrosión de la Escuela de Ingeniería Metalúrgica”**, por Juan José

Acevedo, Gabriel Eduardo González y Luis Calixtro Morales los cuales crearon un dispositivo autónomo para desarrollar pruebas electroquímicas de carácter didáctico.

Por otra parte, se han desarrollado equipos con memorias no volátiles para el almacenamiento de gran tamaño que no necesitan estar ligados a un PC para ejecutar las pruebas y que pueden, en ciertos casos, presentar los resultados en pantallas gráficas.

Finalmente, es importante destacar, que todos estos equipos han servido para el análisis y mejoramiento de los metales utilizados en todo tipo de construcciones, así como en el desarrollo de pinturas anticorrosivas y otros elementos que reducen los problemas causados por la corrosión.

3. DISEÑO DEL PROTOTIPO

Antes de comenzar a hablar de las especificaciones y de la arquitectura que debe presentar el diseño del **Sistema de Control y Adquisición para el Potenciostato modelo 363** (SCAP363), es necesario identificar plenamente las condiciones que presentaba el P363 antes del desarrollo de este trabajo de grado y las posibles mejoras que en él se pueden implementar; para esto debe realizarse una breve reseña donde se plantee el problema a resolver y se establezcan las consideraciones básicas para la actualización del equipo.

3.1 PLANTEAMIENTO DEL PROBLEMA

La realización de pruebas electroquímicas en el Laboratorio de Corrosión enfocadas a este fenómeno presentan dificultades ante la escasez de equipos capaces de realizar dichas pruebas; además, los pocos que hay no cumplen con las recomendaciones de la norma ASTM-G5⁵. Por otra parte, la adquisición de los datos de la prueba se ha venido realizando de forma manual, lo que implica un gasto innecesario de recursos humanos y errores en la manipulación de los mismos. Entre estos equipos se encuentra el P363, que será el pilar del desarrollo de este trabajo de grado.

3.2 REQUERIMIENTOS DEL SISTEMA SCAP363

A continuación se van a enunciar las consideraciones que se deben tener en cuenta para el diseño del equipo SCAP363:

- Capacidad para generar señales con una tasa de cambio mínima de 0.1 mV/s hasta 9.9 mV/s, por lo que se demanda un mecanismo que pueda entregar

⁵ Ver referencia bibliográfica 1

pasos de voltaje con una precisión menor o igual a 0.1 mV. Esto permite garantizar el cumplimiento de la norma ASTM-G5 enunciada anteriormente.

- Capacidad para entregar señales de voltaje bipolar que permita llevar a cabo un conjunto de pruebas electroquímicas⁶. Este rango debe ser aproximadamente de ± 2 V.
- Autonomía en la ejecución y adquisición de los datos que permita realizar las pruebas electroquímicas sin necesidad de mantener equipos de cómputo en el ambiente corrosivo del laboratorio. Esto se sustenta en el hecho que los computadores pueden sufrir deterioro al exponerse a diversas sustancias que son utilizadas típicamente en un laboratorio de corrosión.
- Capacidad para almacenar los datos obtenidos en las pruebas, además de poder presentar al usuario dichos datos durante el desarrollo de la prueba, de tal forma que este pueda observarlos y revisarlos para tener una visión global de los resultados del experimento.
- Disponer de una pantalla para poder interactuar con el usuario al momento de configurar las pruebas, además para visualizar los datos resultantes mientras éstas se ejecutan.
- Disponer de un dispositivo periférico que permita al usuario ingresar datos para la configuración del sistema.
- El sistema debe contener una unidad de control de periféricos, al igual que una unidad de procesamiento de datos, con esta última interna o externa.

⁶ Ver Anexo B.

- En el potencióstato es necesario cambiar la operación de las escalas de la forma manual a una forma automática controlada por el SCAP363.
- La forma de adquisición de los datos debe garantizar que la cantidad de muestras sean suficientes para que los resultados de las pruebas sean lo más precisos posibles.
- Los rangos de las señales de entrada deben garantizar que todas las pruebas se puedan realizar, de igual manera se requiere que el sistema de adquisición de datos sea capaz de manejar al menos el mismo rango, de lo contrario es posible que se pierda confiabilidad en los datos medidos.
- Debido a la necesidad de analizar los datos en un sistema de cómputo (computador de escritorio o portátil), es necesario que el equipo cuente con una interfaz de comunicación.

Además de los requerimientos del sistema enunciados anteriormente también es importante contar con algunos elementos que pueden ser aprovechados en el diseño. Estos elementos son:

- La salida de potencial del P363 indica el voltaje que se encuentra en ese momento presente entre el electrodo de referencia y el electrodo de trabajo. En caso que se encuentre habilitada la señal de entrada, en la salida de potencial se va a registrar la suma del voltaje de entrada con el voltaje inicial aplicado⁷. Entonces, de la salida de potencial se puede extraer la señal para la adquisición de los datos hacia el SCAP363.

⁷ Ver Anexo A.

- La salida de corriente del P363 indica la corriente que fluye entre el electrodo de trabajo y el contra-electrodo, representada como un voltaje proporcional al rango que se indique en los pulsadores selectores de rango⁸. Entonces, de la salida de corriente se puede extraer la señal para la adquisición de los datos hacia el SCAP363.
- El circuito impreso del P363 presenta señales de alimentación de ± 35 V y ± 15 V, que pueden ser aprovechadas como fuentes de alimentación para dispositivos anexos a él, tal como el SCAP363.

⁸ Ibid

4. ARQUITECTURA DEL SCAP363


En este capítulo se realiza una descripción general de la arquitectura del sistema SCAP363, incluyendo los criterios de selección de cada uno de los dispositivos electrónicos implementados. Por otra parte se presentan las modificaciones realizadas en el P363 con el fin de mejorar su confiabilidad y precisión al momento de ejecutar las pruebas electroquímicas.

La arquitectura hace referencia a los elementos que conforman un sistema, así como la disposición de estos y sus interacciones. Las siguientes son las etapas que harán parte de dicha arquitectura:

- **Etapas de control.** Se basa en la necesidad de manejar de forma correcta los diferentes dispositivos del sistema. Esta etapa puede estar constituida por un DSP, microcontrolador u otro dispositivo similar.
- **Etapas de generación de señales.** Por medio de ésta se debe generar las señales requeridas para ejecutar las pruebas electroquímicas con el P363.
- **Etapas de adquisición de datos.** Ésta se encarga de digitalizar las señales de voltaje y corrientes analógicas provenientes de la celda.
- **Etapas de adecuación de señal.** Debe permitir acoplar y ajustar los voltajes y corrientes a los niveles que requiera el sistema.
- **Etapas de almacenamiento de datos.** Se basa en el requerimiento de desarrollar un equipo autónomo. Debe permitir desligar el dispositivo de un PC y facilitar de esta forma su portabilidad.

- **Etapa de interfaz con el usuario.** Esta etapa se diseña con el fin de poder ingresar los datos de programación al SCAP363, así como la posibilidad de visualizar los resultados obtenidos.
- **Etapa de comunicación.** Permite transmitir los datos del SCAP363 al computador y de esta forma, realizar la visualización y análisis de los datos.
- **Fuente de alimentación.** Es la encargada de generar los voltajes necesarios para el funcionamiento del sistema.
- **Etapa de control de rangos.** Esta etapa debe estar diseñada con el fin de automatizar el control de rangos de corriente⁹ para permitir que las pruebas se puedan ejecutar sin necesidad de la presencia del usuario.

Figura 8. Diagrama de bloques del sistema



Fuente: Diseño de los autores del proyecto.

⁹ Ver anexo A.

4.1 ETAPA DE CONTROL Y PROCESAMIENTO DE DATOS

La operación de cada uno de los dispositivos que componen el SCAP363 debe ser administrada por una unidad que sea capaz de gestionar todos los recursos del sistema y generar las instrucciones y señales de control que hagan que cada uno de éstos produzca la respuesta deseada. Además de esto, también debe ser capaz de procesar los datos e instrucciones que se obtienen a través de los periféricos.

4.1.1 Requisitos para la etapa de control

Las pruebas que va a realizar el SCAP363 son lentas y en algunos casos prolongadas¹⁰, razón por la cual no se necesita que la etapa de control maneje altas velocidades. Entonces, la velocidad del procesador la impondrán los periféricos del sistema, como conversores y memorias, de tal forma que en cada ciclo de la prueba el controlador sea capaz de generar todas las señales de control a cada dispositivo, adquiera y procese los datos para ser almacenados y analizados posteriormente.

El conjunto de instrucciones que debe manejar no necesita ser amplio, basta con operaciones simples como cargar palabras de control a los terminales de los periféricos, adquirir datos de otros dispositivos y establecer comunicación con sistemas de cómputo externos. El procesamiento de datos en esta etapa es mínimo y va a consistir en recibir datos, cambiar sus formatos para que sean compatibles con los otros periféricos y transmitirlos a los dispositivos que los necesiten.

El SCAP363 requiere de una unidad capaz de manejar protocolos de comunicación seriales con los periféricos, de manera que se utilicen la menor

cantidad de terminales dedicados a cada uno de éstos y se facilite el diseño del circuito impreso. Además, la transmisión de datos a computador debe hacerse mediante puerto USB para que el SCAP363 garantice la compatibilidad con los sistemas de cómputo modernos y con las futuras generaciones de computadores, pues la tendencia actual es reemplazar los puertos seriales y paralelos por puertos USB de baja y alta velocidad.

4.1.2 Microcontrolador

Un microcontrolador es un circuito integrado programable que contiene todos los componentes lógicos de un computador; se emplea para realizar una tarea determinada para la cual ha sido programado. Dispone de procesador, memoria para el programa y los datos, líneas de entrada y salida de datos (puertos) y suele estar asociado a múltiples recursos auxiliares.

Las operaciones del sistema de control y procesamiento de datos descritos anteriormente pueden ser llevadas a cabo por un microcontrolador. Para el SCAP363, el microcontrolador seleccionado es el *MC68HC908GP32*¹¹ de la familia MCUs (*MicroController Units*) M68HC08 de **Freescale**, el cual es un miembro de bajo costo, alto desempeño y posee las características necesarias para garantizar la realización de todas estas tareas.


La familia HC08, basa su funcionamiento en la poderosa arquitectura del procesador central CPU08 (común a toda la familia MC68HC08). Este procesador es del tipo arquitectura *Von Neumann* con mapa lineal de memoria sin diferenciación entre memoria de datos (RAM) y programa (*flash*), con lo cuál no existen limitaciones en el uso de instrucciones tanto para la memoria de datos, como para la de programa.

¹⁰ Ver Anexo B.

¹¹ Ver referencia bibliográfica 11.

EL microcontrolador MC68HC908GP32 seleccionado presenta un empaquetado PDIP de 40 terminales, de los cuales 33 son de propósito general de entrada o salida distribuidos en cinco puertos, tal y como lo muestra la Figura 9.

Figura 9. Asignación de terminales del MC68HC908GP32




Fuente: Tomado de la hoja de datos del fabricante

El microcontrolador utiliza cuatro fases de reloj interno en cada ciclo de ejecución de CPU. Si el MC68HC908GP32 está gobernado por un cristal, el ciclo de ejecución es un cuarto de la frecuencia del cristal. A este ciclo se le llama *ciclo de bus* o *ciclo de instrucción*. Para el SCAP363 se implementó un cristal de 24 MHz, produciendo una frecuencia de bus de 6 MHz. En el microcontrolador cada instrucción se especifica en ciclos de bus. Esta característica permite cuantificar el

número de ciclos de instrucción empleados en cada rutina del programa, y así establecer ratas de generación de señal de forma precisa.

Figura 10. Diagrama interno de sincronización de tiempos



Fuente: Hoja de datos del fabricante

El MC68HC08 posee un juego de 113 instrucciones construidas sobre la base del MC68HC05. Las instrucciones que realiza el MC68HC08 se pueden clasificar según su función¹²: Movimiento de datos, aritméticas, manipulación de datos, lógicas, test de datos, bifurcación, salto/retorno y control. Este conjunto de instrucciones cumple con todas las necesidades de programación para el SCAP363.

Además, posee varios modos de direccionamiento que facilitan las operaciones sobre los datos y por consiguiente la programación. Los modos que posee el MC68HC08 son: Inherente, inmediato, directo, extendido, relativo, indexado sin offset, indexado sin offset con incremento posterior, indexado con offset de 8 y 16 bits, indexado con 8 bits de offset con incremento posterior, por puntero de pila, de memoria a memoria, mover de inmediato a directo, mover de directo a directo,

mover de indexado a directo con incremento posterior y mover de directo a indexado con incremento posterior.

Cuenta con un módulo SCI que sirve como una interfaz de comunicación serie para la transmisión y recepción de datos. Cabe anotar que, aunque se propuso un sistema que transmitiera datos a través de puerto USB, existen herramientas que permiten la conversión de protocolos de transmisión Serial/ USB y viceversa, que se explicarán más adelante. El módulo SCI también llamado UART (Universal Asynchronous Receiver Transmitter), proporciona comunicaciones con otros dispositivos periféricos u otras MCU's¹³ en modo full-dúplex, asíncrono y hasta gran velocidad. El SCI usa un formato estándar de no retorno a cero (NRZ) e incluye un generador de velocidad de transmisión interno. Este generador es capaz de derivar hasta 32 frecuencias de transferencia directamente del oscilador de la MCU.

El módulo SCI usa dos terminales de entrada/salida. RxD es un terminal de entrada para recibir datos y el terminal TxD es una salida para transmitir datos. Cuando se desactiva el módulo SCI se pueden usar como terminales de entrada/salida de propósito general.


En esta sección, solamente se han incluido las características más importantes del MC68HC908GP32 que requiere el SCAP363, concluyendo que la elección hecha cumple a cabalidad con los parámetros de diseño establecidos en la sección anterior.

¹³ Unidades Microcontroladores.

4.1.3 Implementación del MC68HC908GP32

En esta sección se realiza una breve descripción de la implementación del MC68HC908GP32.

Figura 11. Esquema circuital de la implementación del MC68HC908GP32.



Fuente: Diseño de los autores del proyecto.


- El microcontrolador está alimentado entre 0 V y 5 V para garantizar su operación.
- La frecuencia de bus interna del MC68HC908GP32 es provista por un cristal de 24 MHz que es conectado con C27, C28 y R12 en configuración de oscilador Pierce para garantizar estabilidad en esta frecuencia.
- Los condensadores C30 y C31 son conectados entre 5 V y 0 V como condensadores de desvío para evitar problemas cuando los terminales del microcontrolador requieran entregar corrientes altas.

- El circuito de reset se implementó para reiniciar la operación del sistema cuando el usuario así lo desee.

4.2 ETAPA DE GENERACIÓN DE SEÑALES

Este bloque está encargado de producir señales de tipo rampa (ver Figura 12), con una tasa de cambio¹⁴ ajustable desde 0.1 mV/s hasta 9.9 mV/s.

Figura 12. Ejemplos de rampas de voltaje



Fuente: Diseño de los autores del proyecto.

Para el caso del SCAP363, se opta por la generación de la señal utilizando un **convertor de datos digital/analógico (D/A)**, ya que se pretende que dichas señales de voltaje sean configuradas por el controlador del sistema. De forma general, un convertor D/A tiene el propósito de convertir la señal digital de entrada en una señal analógica de salida.

Para la selección del convertor D/A es importante tener presente varios elementos entre los que se destacan los siguientes:

¹⁴ Las señales con tasas de cambio bajas presentan resultados más fiables pues simulan de una mejor manera el efecto de la corrosión sobre los materiales.

4.2.1 Resolución y VLSB

Es importante destacar que la señal digital es simplemente una representación binaria de una señal analógica que utiliza un valor determinado de bits. El valor del bit más a la derecha de la representación es conocido como el menos significativo o LSB¹⁵ y es un valor muy importante en los conversores de datos. Al relacionar este valor con el rango total de la señal digital de entrada se obtiene un parámetro muy utilizado para caracterizar estos dispositivos, denominado *resolución*. La siguiente ecuación permite determinar dicho parámetro:

$$\Delta = \frac{FS}{2^N} \quad (4.1)$$

Donde Δ es el paso de voltaje a la salida del conversor, FS es el valor del rango de voltaje a fondo de escala y N es la resolución del conversor.

Para el caso del presente sistema se plantea un rango de voltaje de ± 2.5 V para satisfacer los requerimientos ya descritos. Es evidente que se necesita un conversor que permita tener pasos de voltaje (?) iguales o menores a 0.1 mV para poder generar la señal con la tasa de cambio mas baja.

Despejando entonces la ecuación 4.1 se obtiene:

$$0.1 \times 10^{-3} = \frac{5}{2^N} \longrightarrow N = 15.609 \quad (4.2)$$

Se tiene entonces que, teóricamente, se debe disponer de un conversor con una resolución superior o igual a 15.609. Debido a que el número de bits de un conversor es entero entonces se necesita un dispositivo de por lo menos **16 bits**.

¹⁵ LSB por sus siglas en inglés Least Significant Bit.

Ahora bien, retomando la ecuación 4.1 con el valor de $N=16$ bits, se obtiene como paso de voltaje 0.07629 mV.

4.2.2 Rango dinámico

Se denomina rango dinámico o simplemente rango, al intervalo en el cual están comprendidas las señales a convertir. En el caso del equipo se requiere un rango de ± 2.5 V. Es importante destacar que si se desea aumentar el rango, es necesario incrementar también la resolución para mantener el paso de voltaje (?) deseado.

4.2.3 Medidas de desempeño

El desempeño de un conversor¹⁶, ya sea D/A o A/D, es comúnmente dividido en dos grandes grupos, estático y dinámico. A continuación se presentan los principales aspectos que afectan al desempeño estático entre los que se destacan: la *monotonía*, el error de *no linealidad diferencial* (DNL, Differential Nonlinearity), el error de *no linealidad integral* (INL, Integral Nonlinearity) y el *error a código cero*

Inicialmente, es importante definir el concepto de Monotonía. Un conversor digital/analógico es monótono si la amplitud de la señal analógica resultante aumenta/disminuye cuando es incrementado/decrementado el código digital de entrada. Es importante para este proyecto seleccionar un dispositivo que tenga **monotonía** para asegurar que las rampas de voltaje generadas sean siempre ascendentes o descendentes.

¹⁶ Ver referencia bibliográfica 8

El siguiente concepto importante es el error DNL. Se define como la desviación del paso de voltaje del conversor respecto al valor esperado en un dispositivo ideal. En la siguiente ecuación se muestra como se puede calcular el DNL:

$$DNL = \frac{\tilde{X}_{a,k+1} - \tilde{X}_{a,k} - \Delta}{\Delta} \quad (4.3)$$

donde $\tilde{X}_{a,k+1}$ y $\tilde{X}_{a,k}$ son dos valores consecutivos de la salida analógica real y Δ es el paso de voltaje del conversor ideal. En el mejor de los casos se puede contar con un error de $\pm 0.5 \text{ LSB}$ ¹⁷ mientras que, para garantizar monotonía se debe tener como valor máximo $\pm 1 \text{ LSB}$.

El INL es otro criterio importante para la selección de un conversor. Se define como la desviación total de un valor analógico de su valor ideal esperado. La siguiente ecuación muestra la forma de calcular el error INL:

$$INL = \frac{\tilde{X}_{a,k} - X_{a,k}}{\Delta} \quad (4.4)$$

donde $\tilde{X}_{a,k}$ es un valor de la salida analógica real y $X_{a,k}$ es el valor correspondiente a la salida analógica ideal. De forma similar al DNL, el valor máximo presente el conversor para este error es $\pm 0.5 \text{ LSB}$. Con este valor se garantiza también la monotonía del conversor.

Otro criterio importante para la selección del conversor es el error a código cero, el cual es una medida de el error de salida cuando a la entrada se presenta un código cero digital. Es importante que este valor sea lo mas pequeño posibles y se encuentre en el orden de fracciones de LSB.

Los errores descritos anteriormente son considerados de baja frecuencia y deben ser tenidos en cuenta para evitar problemas en la generación o adquisición de las señales.

El desempeño dinámico, y mas concretamente los errores de este tipo, aparecen cuando la señal de entrada cambia rápidamente lo cual lleva a pensar que son problemas típicos en las altas frecuencias. Debido a que las señales generadas por el SCAP363 varían lentamente, el efecto que producen los errores del desempeño dinámico son despreciables. Solamente vale la pena considerar el *tiempo de establecimiento*.


En el caso de un conversor de datos ideal, si cambia el código digital de entrada se espera que la salida cambie inmediatamente. En un dispositivo real, existe un *tiempo de establecimiento* de la señal que depende generalmente de las imperfecciones propias del circuito.

El tiempo de establecimiento se divide generalmente en dos etapas, una fase de *slewing* no lineal y una fase de establecimiento lineal. Es importante destacar que la señal real tiende hacia el valor ideal pero, generalmente, no es el mismo. Esto es debido a los demás factores que introducen error en los conversores y que serán analizados en la sección 4.4.3

Para efectos del presente proyecto, es importante considerar que la señal rampa cambia cada segundo un valor discreto (generalmente múltiplo de un LSB), para lograr las tasas de cambio de voltaje descritas. Por esta razón, es importante que la señal analógica aplicada al P363 se estabilice en un valor muy inferior a un segundo. Se puede entonces plantear un tiempo de establecimiento **$T_S < 1\text{ms}$** .

¹⁷ Los errores DNL e INL son expresados en unidades LSB.

Figura 13. Tiempo de establecimiento



Fuente: Diseño de los autores del proyecto

4.2.4 Tipo de interfaz de comunicación

Este concepto hace referencia a como el convertor se comunica con la etapa de control. En el caso del SCAP363 se requiere un dispositivo que cuente con interfaz de tipo serial, para de esta forma disminuir el número de terminales necesarios para su configuración y transferencia de datos.

4.2.5 Convertor digital/analógico

El dispositivo seleccionado como convertor digital/analógico es el **AD5524** producido por **Analog Devices**. Este dispositivo cumple con los requerimientos de resolución, rango, etc, planteados en las secciones anteriores, además cuenta con otras características interesantes que serán descritas posteriormente.

El AD5542 es un convertor de 16 bits, entrada serial y alimentación de 5 V. Cuenta con una arquitectura formada por dos secciones principalmente. Los primeros 12 bits de la palabra utilizan una configuración de escalera R-2R¹⁸ mientras que los 4 bits restantes son decodificados por medio de 15 switches.

¹⁸ La escalera R-2R es una configuración típica para los DAC. Para mayor información remitirse a la referencia bibliográfica 16.

Es importante anotar que la señal analógica a la salida del conversor puede ser evaluada con la siguiente relación:

$$V_{OUT} = \frac{V_{REF} \times D}{2^N} \quad (4.5)$$

Donde V_{OUT} es el voltaje de salida, V_{REF} es el voltaje de referencia del conversor, D es el código digital de entrada y N es la resolución de conversor.

Este circuito integrado utiliza una comunicación de tipo serial de 3 cables (3-wire) compatible con los estándares SPI™, QSPI™, Microwire™ e interfaces con DSP. La comunicación de tipo serial permite que el controlador del sistema no necesite destinar gran cantidad de terminales para la configuración del equipo.

Por otra parte, el AD5542 permite manipular señales de salida tanto unipolares como bipolares en rangos determinados por el valor del *voltaje de referencia* (V_{REF}) que se aplica al elemento. En el caso del modo unipolar se tiene un rango de voltaje de salida desde 0 V hasta V_{REF} , mientras que en la operación bipolar este rango es $\pm V_{REF}$. Este último modo de operación es el que se implementa en el presente proyecto por la necesidad de aplicar tanto voltajes positivos como negativos por parte del SCAP363. En la Tabla 1 se presenta un compendio de las principales características técnicas del conversor AD5542¹⁹

4.2.6 Implementación del AD5542


En esta sección se realiza la descripción detallada del circuito implementado en la etapa de generación el cual se presenta en la Figura 14.

¹⁹ Ver hoja de datos del fabricante..

Tabla 1. Principales características del convertor AD5524

PARAMETRO	MINIMO	TIPICO	MAXIMO	UNIDADES
Resolución	16	-	-	Bits
Error de no linealidad integral (INL)		± 0.5	± 1	LSB
Error de no linealidad diferencial (DNL)		± 0.5	± 1	LSB
Rango de Voltaje de Salida	0	-	$V_{REF} - 1 \text{ LSB}$	V
Tiempo de Establecimiento	-	1	-	μs
Rango de V_{REF} (Voltaje de Referencia)	2	-	V_{DD}	V
Relación Señal a Ruido (SNR)	-	92	-	dB
V_{DD} (Voltaje de Entrada)	4.5	5	5.5	V
I_{DD} (Corriente de Entrada)	-	0.3	1.1	mA
Disipación de Potencia	-	1.5	6.05	mW

Figura 14. Esquema circuital de la etapa de generación



Fuente: Diseño de los autores del proyecto.

Los siguientes son los principales elementos para considerar en el esquema:

- El convertor AD5542 utiliza un voltaje de alimentación de 0 V y 5 V. Estos voltajes provienen del regulador **ADP3334**²⁰.

²⁰ La totalidad de los dispositivos que conforman la fuente del SCAP363 son descritos en la sección 4.8.

Los condensadores C1, C2 y C3 actúan como elementos de desvío o bypass, tanto para el voltaje de alimentación (V_{DD}) como para el de referencia (V_{REF}). El elemento C3 debe ser un condensador de Tantalio²¹ para reducir el ruido en la señal de referencia que pueda afectar el voltaje analógico de salida.

- Para el funcionamiento en modo bipolar es necesario implementar un amplificador operacional a la salida del conversor el cual es el encargado de generar la señal analógica en el rango de $\pm V_{REF}$. Es importante contar con un amplificador de bajo offset²², pues dicho factor afecta directamente a la señal de salida del sistema. En el SCAP363 se ha seleccionado el amplificador operacional **OP1177** de **Analog Devices**, el cual tiene la característica de contar con un nivel de offset típico de $15\mu V$.
- Es necesario hacer la distinción entre tierra analógica y tierra digital para evitar que el ruido de alta frecuencia que se presenta en esta última afecte a la primera.
- El voltaje de referencia V_{REF} es un factor muy importante al momento de implementar el circuito debido a que este voltaje afecta directamente el rango de la señal de salida. Es necesario entonces utilizar un dispositivo capaz de entregar señales de voltaje con la variación más pequeña posible. Para esto se implementa una referencia de voltaje **REF192**, fabricado por **Analog Devices**, de $2.5V$ y una precisión garantizada de 0.08% .
- Los terminales DIN, CS y SCLK son utilizados para la comunicación con la etapa de control del sistema. DIN es la entrada de datos seriales, CS indica el

²¹ Los condensadores de Tantalio tienen un mejor comportamiento en las altas frecuencias que permite reducir el ruido producido por la operación de los dispositivos digitales.

²² El valor de offset debe ser menor que $76.29\mu V$ el cual equivale a 1LSB. Esto minimiza el error por efecto del voltaje de desnivel en el op-amp.

momento en que se tiene un dato convertido a la salida del D/A y SCLK es la entrada de reloj para controlar la operación del conversor.

4.3 ETAPA DE ADQUISICIÓN DE DATOS

En esta sección se presentan los criterios utilizados para la selección de los dispositivos de adquisición de datos. Para el caso del proyecto se plantea el uso de un **conversor de datos analógico/digital (A/D)**, ya que este tiene el propósito de convertir la señal analógica entregada por el P363 en un código digital para ser manipulada por la etapa de control.

De forma similar a la etapa de generación, es importante establecer parámetros para la selección del conversor. Los principales parámetros son:

4.3.1 Velocidad de conversión

Este concepto está relacionado con la tasa en la cual el A/D convierte una señal analógica de entrada en un código digital de salida. La velocidad de conversión es generalmente medida en muestras por segundo (sps samples per second).

En el caso del SCAP363 es importante analizar el tipo de señal que entrega el potenciómetro así como el comportamiento propio de la celda electroquímica. Este dispositivo se comporta, generalmente, como un elemento resistivo el cual debe responder con una corriente constante al ser aplicado un voltaje de iguales características. Entonces como la etapa de generación aplica señales que varían cada segundo un paso de voltaje LSB entonces el muestreo de la señal de salida se puede realizar también cada segundo. Gracias al anterior análisis se puede concluir que el conversor A/D puede contar con velocidades de conversión pequeñas (del orden de *decenas o cientos* de muestras por segundo).

4.3.2 Numero de canales

Este parámetro indica la cantidad de entradas analógicas con las que cuenta un conversor A/D. En el presente proyecto se requiere sensar dos señales, el voltaje en la celda y la corriente de la celda²³. Esto indica que el conversor debe tener al menos **dos canales de entrada**.

4.3.3 Resolución

La definición de este concepto es la misma descrita para la etapa de generación. Para el caso del SCAP363 es importante utilizar un conversor con una resolución de **16 bits** el cual permita sensar las variaciones de la señal analógica.

4.3.4 Desempeño del conversor

El análisis del desempeño es muy similar al utilizado en la etapa de generación. En este caso no es práctico definir el DNL por la dificultad de evaluar el código de salida de un conversor A/D. A su vez, el error INL se define con la misma relación planteada en 4.4 y se debe buscar un dispositivo con un error INL aproximado de **±0.5 LSB**.

Los conversores A/D cuentan también con un parámetro conocido como “*No Missing Codes*” el cual debe ser igual a la resolución del sistema.

Es importante destacar también, la relación señal a ruido (SNR Signal-to-Noise Ratio). Esta es una medida de desempeño en el dominio de la frecuencia y se puede definir como la relación existente entre la potencia de la señal de interés y

²³ Es importante aclarar que esta señal es un voltaje proporcional a dicha corriente. Para mayor información ver Anexo A.

el ruido que afecta la conversión. La siguiente ecuación permite calcular el SNR en dB:

$$SNR = 10 \times \log \left(\frac{\text{Potencia de la Señal}}{\text{Potencia Total del Ruido}} \right) \quad (4.6)$$

Para el caso del proyecto, se puede estimar el valor de la relación señal a ruido que debe tener el conversor A/D. Para esto se puede utilizar la siguiente ecuación²⁴:

$$SNR_{dB} = 6.02 \times N + 1.76 \rightarrow \text{con } N = 16 \text{ bits} \rightarrow 98.08 \text{ dB} \quad (4.7)$$

Entonces se requiere contar con un conversor que tenga una SNR cercana a **98 dB** para garantizar que el sistema cuente con una resolución efectiva de 16 bits en la etapa de conversión. Es importante revisar los efectos del ruido en la etapa de adecuación pues estos afectan el desempeño²⁵ del sistema llegando a reducir la resolución del equipo.

4.3.5 Filtrado

Cuando un conversor A/D opera con señales de baja frecuencia y tasas de muestreo pequeñas, es importante que se cuente con una etapa de filtrado que permita reducir dos fenómenos: el ruido de alta frecuencia y el la interferencia producido por la línea (f= 60 Hz). Para las señales de alta frecuencia es necesario implementar un *filtro pasa-bajas* y para la señal de 60 Hz se puede implementar un *filtro muesca o notch*. En el mercado se encuentran conversores A/D con etapas de filtrado que permiten reducir el efecto del ruido. Es conveniente que el sistema SCAP363 implemente un conversor con un filtro que cumpla las características descritas.

²⁴ El resultado es aproximado pues esta ecuación asume que la señal de entrada es senoidal.

²⁵ Ver análisis de ruido en la sección 4.4.3.

4.3.6 Conversor analógico/digital

El dispositivo seleccionado como conversor analógico/digital es el **AD7705** fabricado por **Analog Devices**. Este conversor cuenta con dos canales de entrada diferencial y con una velocidad de conversión máxima de 500 SPS.

Una de las características más interesantes de este conversor es que está diseñado con el fin de adquirir señales de muy baja frecuencia e implementa, entre otras cosas, una etapa de filtrado digital. La fuente de alimentación es de 5 V y utiliza una referencia de 2.5 V.

EL AD7705 tiene un consumo de potencia cercano a 5 mW y permite implementar diferentes ganancias para la señal de entrada de forma que permite amplificar o atenuar la señal analógica según se requiera.

Tabla 2. Principales características del conversor AD7705

PARAMETRO	MINIMO	TIPICO	MAXIMO	UNIDADES
Resolución	16	-	-	Bits
Error de no linealidad integral (INL)		± 0.2	± 1	LSB
Rango de Voltaje de Entrada	$-V_{REF}/Gain$	-	$V_{REF}/Gain$	V
Relación señal a ruido (SNR)	-	98	-	dB
Rango de V_{REF} (Voltaje de Referencia)	1.225	-	2.5	V
V_{DD} (Voltaje de Entrada)	4.75	5	5.25	V
I_{DD} (Corriente de Entrada)	0.45	-	1.3	mA
Disipación de Potencia	2.25		6.5	mW

Este conversor cuenta con una interfaz de comunicación serial con los estándares SPI™, QSPI™, MICROWIRE™ y compatibles con DSP. Esto permite comunicar el dispositivo con la etapa de control.


EL AD7705 tiene una serie de registros²⁶ que permiten, entre otras cosas, configurar su operación, almacenar el dato convertido, etc.

Finalmente, es importante destacar la etapa de filtrado digital con la que cuenta el dispositivo. El AD7705 cuenta con un filtro pasa-bajas que procesa la señal de salida del modulador sigma-delta, permitiendo eliminar ruido presente en el proceso de conversión. La frecuencia de corte de 3 decibeles puede ser configurada fácilmente desde 5.24 Hz hasta 131 Hz dependiendo de ciertas características en la implementación.

En la ecuación 4.8 se presenta la función de transferencia en el dominio de z que describe el filtro digital, además en la Figura 15 se muestra el diagrama de bode de magnitud dicho filtro configurando una frecuencia de corte de 60 Hz. Es importante destacar que el filtro, además de reducir el efecto de las altas frecuencias, también reduce la interferencia producida por la red (ubicado en frecuencias cercanas a 60 Hz).

$$H(z) = \left| \frac{1}{N} \times \frac{1 - Z^{-N}}{1 - Z^{-1}} \right|^3 \quad (4.8)$$

Figura 15. Respuesta en frecuencia del filtro digital




Fuente: Hoja de datos del fabricante

²⁶ Ver hoja de datos del fabricante.

4.3.7 Implementación del AD7705

De forma similar a la etapa de generación, aquí se realiza la descripción detallada del circuito implementado en la etapa de adquisición de datos el cual se presenta en la Figura 16.

Figura 16. Esquema circuitual de la etapa de adquisición



Fuente: Diseño de los autores del proyecto

Las siguientes son las consideraciones y criterios para la implementación de esta etapa:

- El **AD7705** utiliza, como señal de reloj, un cristal de una frecuencia²⁷ 2.4576 MHz. Los condensadores C4 y C5, además de la resistencia R1, conforman una configuración de oscilador Pierce.
- Los terminales AIN1(+), AIN1(-), AIN2(+) Y AIN2(-) son las entradas diferenciales del conversor A/D. EN la entrada AIN1 se recibe la señal de

²⁷ Esta frecuencia es recomendada por el fabricante para una operación normal del conversor.

voltaje de la celda mientras que en AIN2 se tiene la señal de voltaje proporcional a la corriente en la celda. Debido a que las señales provenientes del P363 están referidas a tierra es posible conectar AIN1(+) y AIN2(-) a este voltaje.

- De forma similar al convertor AD5542, tanto el voltaje V_{DD} como el V_{REF} provienen de dos reguladores que serán descritos en la etapa de fuente de alimentación.
- La etapa de control requiere destinar cuatro terminales para operar al AD7705. El terminal SCLK cumple la función de reloj serial del sistema, el cual puede ser utilizado de forma sincrónica o asincrónica. Los terminales DIN y DOUT permiten transmitir los datos de entrada y salida del dispositivo de forma serial. Finalmente, el DRDY indica cuando el convertor tiene una nueva palabra digital en su salida.

4.4 ETAPA DE ADECUACIÓN DE SEÑAL


La adecuación se realiza para etapas que trabajan sobre señales analógicas, lo cual sugiere que si se utiliza se debe hacer sobre las etapas de conversión analógica/digital y digital/analógica. Se trata entonces de generar señales al P363 y adquirirlas con la mayor fidelidad posible. A continuación se va a describir el sistema de adecuación para las etapas mencionadas anteriormente.

4.4.1 Adecuación en la etapa de conversión digital/analógica

El P363 está diseñado para soportar señales de entrada en la celda electroquímica de ± 10 V, pero en realidad la mayoría de las pruebas electroquímicas requeridas no necesitan señales de entrada mayores a ± 2 V, por lo que el SCAP363 genera señales de ± 2.5 V. Esta señal se genera por el

convertor AD5542, que posee operación bipolar entre ± 2.5 V únicamente con la utilización de una adecuación externa sugerida por el fabricante, tal y como lo muestra la Figura 17.

Figura 17. Configuración bipolar del AD5542



Fuente: Tomado de la hoja de datos del fabricante

Para el modo bipolar se debe usar un amplificador de precisión, alimentado por una fuente dual, el cual proveerá una salida analógica de ± 2.5 V. El circuito de la Figura 17 indica que en el AD5542 se encuentran las resistencias R_{FB} y R_{INV} de igual valor que, permiten que el amplificador se comporte como un inversor para V_{REF} y un amplificador no inversor para la salida del mismo, lo que va a producir una salida bipolar²⁸ como indica la siguiente expresión:

$$V_s = 2V_{OUT} - V_{REF} \quad (4.9)$$

donde V_s representa la salida del amplificador operacional y V_{OUT} la salida del convertor AD5542. En la sección 4.4.3 se muestran los criterios para la selección del amplificador operacional ubicado a la salida del AD5542.

²⁸ Para el cálculo de este valor se aplica el principio de superposición.


Por otra parte es importante considerar que la señal resultante de esta etapa se aplica a la entrada de señal con la que cuenta el P363. Desde este punto de entrada, dicha señal pasa a través del *amplificador de control*²⁹ del P363, hasta llegar a la celda electroquímica, lo que induce una pequeña variación en su nivel de voltaje. Es evidente, que dicha variación se deba principalmente a las imperfecciones de DC de los amplificadores operacionales y a errores producidos por las tolerancias de los elementos pasivos.

Se presenta una variación similar entre el voltaje de la celda y el voltaje que se ingresa al P363 por la etapa de generación. Por esta razón se realizaron varias pruebas cambiando los valores de tensión en una *celda dummy*³⁰ donde se encontraron diferencias entre los voltajes casi constantes.

En la Tabla 3 se muestra la relación entre el voltaje de entrada y el voltaje de celda con una celda dummy de valor $R=10\text{ k}\Omega$.

En la Figura 18 se muestra la gráfica de la variación del error entre el voltaje de entrada y el voltaje de la celda vs voltaje de entrada.

Figura 18. Error entre el voltaje de la celda y el voltaje de entrada al P363



Fuente: Diseño de los autores del proyecto

²⁹ Ver referencia bibliográfica 4.

³⁰ La celda dummy permite simular el comportamiento de una celda electroquímica. Generalmente se utiliza una resistencia como componente principal de la esta celda.

Tabla 3. Comparación entre voltaje de entrada y voltaje de celda en el P363.

VOLTAJE ENTRADA (mV)	VOLTAJE CELDA (mV)
-1994	-1993
-999.4	-998.6
-799	-798.3
-399	-397.9
-300.1	-298.9
-199.7	-198.4
-149.9	-148.6
-80.5	-79.2
-50.5	-49.2
0	1
60	61.2
78.9	80.1
89.4	90.6
149.9	150.8
199.6	200.8
298.7	299.8
399.1	400.1
498.7	499.6
598	598.8
697.8	698.7
797.7	798.6
898.8	899.8
998	999
1099	1100
1198	1199
1297	1298
1397	1398
2031	2032
2492	2493


De la Tabla 3 y la Figura 18 se puede observar que este error sufre pequeñas variaciones entre 0.7 mV y 1.3 mV por lo que se puede considerar que es prácticamente constante y corregir por programación en el microcontrolador. El valor medio calculado del error es de 1.0448 mV que equivalen a 13.74 LSB. La corrección de este error se reduce al realizar ajustes por software a los datos generados para lograr que en la celda se obtenga el valor de tensión correcto.

4.4.2 Adecuación en la conversión analógica/digital

La adecuación de señales para la conversión analógica/digital se hace necesaria debido a las características del conversor AD7705 cuya operación es bipolar entre sus entradas diferenciales, con la restricción que esas entradas estén entre 0 y 5V, que son los niveles de alimentación del conversor. El diseño del P363 permite que las salidas de potencial y de corriente puedan presentar cualquier valor de voltaje entre ± 5 V, que son restringidas en la primera por la etapa de generación del SCAP363 y en la segunda por el control de rangos del mismo a valores entre ± 2.5 V y ± 1 V respectivamente.

Debido a las características del conversor AD7705, las señales de corriente y de potencial del P363 deben ser adecuadas al rango de 0 V a 2.5 V. En la Figura 19 se presenta la etapa que cumple con esta función.

Figura 19. Esquema circuital de la etapa de adecuación para la adquisición



Fuente: Diseño de los autores del proyecto

El circuito consiste en un amplificador en configuración de seguidor de voltaje, el cual cuenta con un divisor de tensión a la entrada. Este divisor tiene dos funciones, la primera es aplicar un nivel de offset igual a V_{REF} y la segunda es atenuar la señal a la mitad. Con esta etapa se logra obtener una salida en el rango de 0 V a 2.5 V, la cual puede ser aplicada al conversor.

La ecuación 4.10 describe la relación entre el voltaje de salida y el voltaje de entrada de esta etapa.


$$V_s = \frac{2.5R_8 + V_oR_9}{R_8 + R_9} \quad (4.10)$$

Para que los resultados sean los que se esperan, R_8 y R_9 deben ser iguales, produciendo entonces lo siguiente:

$$V_s = \frac{2.5 + V_o}{2} \quad (4.11)$$

Por otro lado, la señal que se lee desde la salida de potencial difiere de la que se encuentra en la celda debido a las imperfecciones de DC de los amplificadores operacionales y a errores producidos por las tolerancias de los elementos pasivos de esta etapa. Para la obtención del error entre estas dos se procede de la misma manera que en la sección anterior, obteniendo los datos que se presentan en la Tabla 4. En la Figura 20 se muestra la variación del error entre el voltaje de salida de potencial y el de la celda vs voltaje de entrada referido a este mismo.

Figura 20. Error entre el voltaje de la salida de potencial y el voltaje en la celda



Fuente. Diseño de los autores del proyecto.

Tabla 4. Comparación de voltaje de celda y voltaje de salida

VOLTAJE CELDA (mV)	VOLTAJE SALIDA (mV)
-1993	-1991
-998.6	-996.7
-798.3	-795.8
-397.9	-395.8
-298.9	-296.8
-198.4	-196.4
-148.6	-146.6
-79.2	-77.1
-49.2	-47.2
1	3
61.2	63.2
80.1	82.2
90.6	92.7
150.8	153.2
200.8	202.8
299.8	301.9
400.1	402.2
499.6	501.7
598.8	601
698.7	700.8
798.6	800.6
899.8	901.6
999	1001.3
1100	1102
1199	1201.4
1298	1300
1398	1400.2
2032	2034.4
2493	2495.3

De la Tabla 4 y la Figura 20 se puede observar que este error sufre pequeñas variaciones entre 1.8 V y 2.5 V, el cual se considera prácticamente constante y corregible por programación en el microcontrolador. El valor medio calculado del error es de 2.1138 mV que equivalen a 27.71 LSB.

4.4.3 Determinación del error y análisis de ruido de la etapa de atenuación

En esta sección se analizan algunos parámetros importantes al momento de seleccionar los dispositivos de la etapa de atenuación. En general el análisis se centra en el comportamiento de los amplificadores operacionales que hacen parte de esta etapa, pues son estos los que producen efectos que pueden alterar la resolución del sistema. Es importante anotar que todas las ecuaciones presentadas en esta sección son tomadas de la referencia bibliográfica 17 en la cual se presenta su deducción formal.

Para analizar el desempeño de los op-amps, es necesario estudiar los siguientes fenómenos: la ganancia a lazo abierto finita, el voltaje de desnivel (V_{OS}), las corrientes de polarización (I_{BIAS}), el rechazo a la fuente de voltaje (PSR), el rechazo al modo común (CMR), la no-linealidad de ganancia y el ruido en la banda de 0,1 a 10 Hz.

El primer factor a considerar es el *error de ganancia*, el cual es producido por el efecto de ganancia finita a lazo abierto (A_{OL}). La ecuación 4.12 presenta la forma de calcular este error de ganancia:

$$Error\ de\ Ganancia\ \% = \frac{NG}{NG + A_{OL}} \times 100\ \% \quad (4.12)$$

donde NG es la ganancia a lazo cerrado ideal de la configuración utilizada y A_{OL} es la ganancia finita a lazo abierto.

Para el caso de la etapa de generación, se cuenta con una configuración no inversora a la cual se le adiciona un valor de offset producido por la señal de referencia V_{REF} . Entonces es posible calcular el error de ganancia partiendo que la ganancia ideal a lazo cerrado en señal de una etapa no inversora es:

$$NG = 1 + \frac{R_{FB}}{R_{INV}} \quad (4.13)$$

como R_{FB} es igual a R_{INV} se obtiene un error de ganancia porcentual:

$$EG\% = \frac{1+1}{1+1+A_{OL}} \times 100\% = \frac{2}{2+A_{OL}} \times 100\% \quad (4.14)$$

Para el caso de la etapa de adquisición se tiene una relación entre el voltaje de salida y el voltaje de entrada dado por la ecuación 4.10. Entonces tomando la ganancia a lazo cerrado en señal se puede calcular también un error de ganancia como se muestra en la siguiente ecuación:

$$EG\% = \frac{0.5}{0.5+A_{OL}} \times 100\% \quad (4.15)$$

El segundo fenómeno a considerar es el *voltaje de desnivel* o *voltaje de offset* (V_{OS}). Esta imperfección de DC es comúnmente la fuente de error más importante en el diseño de los amplificadores operacionales. Es importante destacar que este error tiende a ser constante en todo el rango de operaciones de los amplificadores lo que permite ser corregido por medio de procesos de calibración, tanto de software como de hardware.

En la etapa de adecuación, ya sea en la generación o la adquisición, es necesario contar con un nivel de V_{OS} muy bajo, recordando que el valor de 1 LSB es de 76

μV , lo que sugiere un nivel de offset menor que éste (3 o 4 veces es una buena estimación).


Recurriendo a las funciones de transferencia de los circuitos de adecuación (4.9 y 4.10), es posible calcular el voltaje de salida debido al V_{OS} . Para esto se utiliza como señal de entrada el mismo voltaje de desnivel para conocer como la ganancia del circuito refiere este valor en la salida.

Ahora bien, las corrientes de polarización de entrada I_{BIAS} , son otra fuente de error debido a imperfecciones de DC. De forma similar al V_{OS} , este fenómeno puede ser corregido por calibración.

Para el caso de la etapa de generación, es necesario que el op-amp implementado posea corrientes de polarización de entrada muy pequeñas ya que el AD5542 tiene una resistencia de salida de 6.25 k Ω y puede repercutir en un incremento en el error a código cero³¹. En la etapa de adquisición, las impedancias de salida en las borneras del P363 son despreciables³².

En la Figura 21 se presenta el modelo del voltaje de offset total en la salida de un operacional a lazo cerrado (se considera V_{OS} e I_{BIAS}).

Figura 21. Modelo para calcular voltaje de salida debido a imperfecciones de DC



Fuente. Tomado de la referencia bibliográfica 17.

³¹ Ver sección 4.2.3.

³² Ver referencia bibliográfica 4.

El voltaje de salida puede ser entonces calculado con la siguiente ecuación:

$$V_{OUT} = V_{OS} \times \left[1 + \frac{R2}{R1} \right] + I_{B+} \times R3 \times \left[1 + \frac{R2}{R1} \right] - I_{B-} \times R2 \quad (4.16)$$

El rechazo al modo común (*CMR, Common Mode Rejection*) es otro criterio para considerar al cuantificar el error que induce la etapa de adecuación. En el caso ideal se espera que una señal aplicada igualmente en las entradas de un operacional no produzca variaciones en la salida. En la práctica, esto no ocurre así y el voltaje común genera cambios en la señal de salida.

Para describir este fenómeno se plantea la relación de rechazo al modo común (*CMRR, Common Mode Rejection Ratio*), la cual es la razón entre la ganancia en modo común y la ganancia en modo diferencial del op-amp. Es expresada generalmente en decibeles.


Es importante destacar que la relación señal a ruido presenta valores altos a frecuencias pequeñas (80 a 140 dB típicamente) y sufre un deterioro al aumentar la frecuencia. El efecto del rechazo al modo común produce un correspondiente voltaje de offset que afecta a las configuraciones que implementan amplificadores.

Para el caso del proyecto este fenómeno es despreciable y no produce un problema mayor pues las señales son de frecuencias muy bajas.

La Figura 22 presenta el modelo circuital para el cálculo del voltaje de salida debido al voltaje en modo común V_{CM} a la entrada. Entonces V_{OUT} se calcula con la siguiente ecuación:

$$V_{OUT} = \left[1 + \frac{R2}{R1} \right] \times \left[V_{IN} + \frac{V_{IN}}{CMRR} \right] \quad (4.17)$$

Figura 22. Modelo para calcular voltaje de salida debido al voltaje en modo común V_{CM}



Fuente. Tomado de la regencia bibliográfica 17.

El rechazo a la variación de las fuentes de alimentación (*PSR, Power Supply Rejection*), es un fenómeno que está presente cuando al variar la fuente de voltaje, la salida del operacional también se ve alterada. La relación de rechazo utilizada en este caso es conocida como *PSRR (Power Supply Rejection Ratio)*. En el presente análisis no se va a considerar este fenómeno pues con señales de continua es un factor despreciable.

La *no-linealidad de ganancia a lazo abierto* es un factor relacionado con el error de ganancia ya descrito. En este análisis se considera que la ganancia a lazo abierto (A_{OL}) no es un valor constante lo que produce una no linealidad en la ganancia a lazo cerrado de la configuración que implementa un amplificador operacional.

Típicamente los cambios en A_{OL} son poco frecuentes sin embargo deben ser considerados, en especial, si la carga de la etapa varía. La siguiente ecuación presenta la forma de calcular este error:

$$CLGN \approx NG \times \left[\frac{1}{A_{OL,MIN}} - \frac{1}{A_{OL,MAX}} \right] \quad (4.18)$$

donde CLGN es el valor de la no-linealidad de ganancia a lazo cerrado, NG es la ganancia a lazo cerrado ideal, $A_{OL,MIN}$ y $A_{OL,MAX}$ son los valores límites de la ganancia a lazo abierto.

Los parámetros descritos a continuación producen efectos de ruido en los amplificadores operacionales que afectan su desempeño. El problema de estos factores es que no pueden ser corregidos por calibración, como ocurre con los tratados anteriormente, sino que son inherentes a la etapa de adecuación.

Se pueden determinar valores de ruido relativos tanto a la entrada del operacional (RTI) como en la salida (RTO). Para el caso del siguiente análisis se hará mayor énfasis en los valores RTO pues permiten analizar el comportamiento general del circuito implementado en la etapa de adecuación.

Las tres fuentes de ruido más importantes en un op-amp son el *voltaje de ruido* (V_N), la *corriente de ruido* (I_N) y el *ruido Johnson* producido por las resistencias utilizadas en el circuito. El voltaje de ruido en los amplificadores operacionales tiene dos componentes, el ruido “blanco” a frecuencias medias y el ruido “1/f” a bajas frecuencias³³. El error de baja frecuencia es conocido típicamente como *error de 0.1 Hz-10 Hz*.

En la Figura 23 se presenta el modelo de ruido general para amplificadores operacionales. El voltaje de ruido a la salida puede ser calculado como un valor RMS de la siguiente forma:

$$V_{NRMS} = \sqrt{V1^2 + V2^2 + V3^2} \quad (4.19)$$

³³ Tomado de la referencia bibliográfica 17


donde V_1 es el voltaje de ruido a la entrada referenciado a la salida, V_2 es el voltaje producido por la corriente de ruido a la entrada y V_3 es el voltaje producido por el ruido Johnson.

Para cuantificar este último se utiliza la siguiente relación:

$$V_3 = 4 \times k \times T \times B \times R \quad (4.20)$$

donde k es la Constante de Boltzman ($1,38 \cdot 10^{-23} \text{ J/K}$), T es la temperatura absoluta ($^{\circ}\text{K}$), B es el ancho de banda en (Hz) y R es el valor de la resistencia (Ω).

Figura 23. Modelo general del voltaje de ruido en op-amp



Fuente. Tomado de la referencia bibliográfica 17

Aplicando los valores de V_1 , V_2 y V_3 en 4.19 se obtiene la siguiente ecuación para una configuración no inversora:

$$V_{NRMS} = \sqrt{BW_N} \times \sqrt{V_N^2 + 4kTR_3 + 4kTR_1 \left[\frac{R_2}{R_1+R_2} \right]^2 + I_{N+}^2 R_3^2 + I_{N-}^2 \left[\frac{R_1 \cdot R_2}{R_1+R_2} \right]^2 + 4kTR_2 \left[\frac{R_1}{R_1+R_2} \right]^2} \quad (4.21)$$

donde BW_N es el ancho de banda del ruido el cual se calcula como 1.57 veces el ancho de banda a lazo cerrado de la configuración. Para calcular este ancho de banda a lazo cerrado se requiere conocer el *ancho de banda de ganancia unitaria* (ω_t), el cual es un parámetro típico de los operacionales. Es importante destacar

que V_N e I_N son densidades dadas típicamente en nV/\sqrt{Hz} y pA/\sqrt{Hz} respectivamente.

Con el valor del voltaje de ruido V_{NRMS} es posible calcular la resolución efectiva en bits a la cual están operando los convertidores. Para esto se utiliza la siguiente relación:

$$N_{MAX} = \frac{DR - 1.76}{6.02} \quad (4.22)$$

donde DR es el rango dinámico del conversor y se halla con la siguiente ecuación:

$$DR = 20 \log_{10} \frac{\text{máximo nivel rms de entrada}}{\text{nivel de ruido rms}} \quad (4.23)$$

4.4.4 Cuantificación del error y resolución efectiva

En esta sección se aplican todos los análisis presentados anteriormente para cuantificar los fenómenos que afectan la operación de la etapa de adecuación, y por ende del funcionamiento general del sistema. Para el cálculo del error total se debe relacionar cada error con el valor a fondo de escala y este resultado llevarlo a unidades de ppm (partes por millón).

Para el caso del SCAP363, se ha seleccionado el amplificador operacional **OP1177**³⁴ fabricado por **Analog Devices** para ser implementado en la etapa de adecuación. Este op-amp tiene una alta precisión, además de contar con bajo ruido y bajo nivel de offset (15 μV). Otra característica importante es contar con una corriente de polarización típica de 0.5 nA lo que permite asegurar un buen funcionamiento para la etapa de adecuación.

³⁴ Los datos utilizados en esta sección son tomados de la hoja de datos del fabricante.

En la Tabla 5 se presentan los resultados obtenidos para los errores del sistema, tanto en porcentaje como en ppm, para la etapa de generación. Estos valores son calculados con un valor de fondo de escala igual a 5 V (rango de la señal de salida) y permite determinar el valor necesario para ajustar por medio de la programación. La suma de estos errores es conocida como error sin ajustar

Tabla 5. Principales errores en la etapa de generación (adecuación).

PARAMETRO	ERROR %	ERROR (ppm)
V_{os}	0.0006	6
I_{os}	-0.000775	-7.75
EG	0.000066	0.6
No linealidad en ganancia	0.000133	1.33
Ruido 0.1-10 Hz	0.000016	0.16
TOTAL	0.00004	0.4

Este dato puede ser contrastado con el valor de un paso de voltaje en el convertidor, el cual se puede determinar con la ecuación 4.1. Realizando la misma operación que en el ruido, se puede decir que 1 LSB del convertidor de 16 bits equivale a **15.26 ppm**, que es significativamente mayor al resultado obtenido en el ruido.

Finalmente, se debe evaluar la resolución máxima posible en la generación recurriendo a la ecuación 4.22. A continuación se describe este procedimiento partiendo del V_{NRMS} calculado con 4.21:

$$V_{NRMS} = 22.0646 \text{ mV} \rightarrow DR = 20 * \log\left(\frac{2.5 \text{ V}}{22.0646 \text{ mV}}\right) = 101.08 \rightarrow N_{MAX} = 16.49 \text{ bits}$$

Entonces una resolución de 16 bits es la máxima posible utilizando la etapa de adecuación descrita. Esto permite comprobar que los efectos del ruido y las

imperfecciones de offset no producen una reducción de la resolución del conversor utilizado (16 bits).

Para la etapa de adquisición se realiza el mismo procedimiento de la etapa anterior. En este caso el valor a fondo de escala es de 2.5 V.

Tabla 6. Principales errores en la etapa de adquisición (adecuación).

PARAMETRO	ERROR %	ERROR (ppm)
V_{os}	0.0006	6
I_{os}	0	0
EG	0.000066	0.6
No linealidad en ganancia	0.000133	1.44
Ruido 0.1-10 Hz	0.000016	0.16
TOTAL	0.00082	8.2

El error obtenido para esta etapa es mayor que para la de generación, lo cual es comprensible por el hecho de que la presente etapa cuenta con dos operacionales donde cada uno de estos genera errores. En este caso es necesario contrastar el resultado (8.26 ppm) con el valor calculado anteriormente, de 15.26 ppm, donde es evidente la pérdida de al menos 1 LSB.

Existe un aspecto clave al momento de considerar este problema. El mayor aporte del error (75% aprox.) es debido al V_{os} , el cual se puede corregir fácilmente por medio de modificaciones en el software de adquisición. Es interesante también calcular la resolución máxima para el conversor analógico/digital.

$$V_{NRMS} = 13.98 \text{ mV} \rightarrow DR = 20 * \log\left(\frac{2.5V}{13.98 \text{ mV}}\right) = 105.4 \rightarrow N_{MAX} = 17.21 \text{ bits}$$

Este resultado evidencia que la adecuación de la señal no es un factor que degrade la resolución y tampoco se convierte en una limitante para el sistema.

4.5 ETAPA DE ALMACENAMIENTO DE DATOS

La portabilidad y la autonomía del sistema en la ejecución de las pruebas de corrosión sugieren que este cuente con la capacidad de almacenar datos en forma no volátil. La solución más sencilla al problema será entonces utilizar memorias no volátiles EEPROM, de forma que los datos almacenados sean fácilmente modificables, en caso de que el usuario quiera sobrescribir la prueba. Los criterios que se van a tener en cuenta para la selección de la memoria son la capacidad de memoria contra costo, el protocolo de comunicación con el controlador, el modo de direccionamiento y la velocidad.

4.5.1 Capacidad de memoria

La capacidad de memoria depende directamente de la cantidad máxima de datos por prueba, la longitud de los datos y el formato en que vienen presentados.

La cantidad de datos está directamente relacionada con la velocidad de la prueba y el rango de voltaje determinado por el tipo de prueba; entonces, el tamaño de la memoria se va a determinar por las cantidades máximas de muestras que va a tener cada una.

Para la realización de la curva Tafel anódica y catódica el valor máximo de muestras se va a registrar cuando se realizan las dos a la vez, prueba que ya se había determinado como Tafel completa. En este caso se va a obtener un rango de 500 mV con una rata de escaneo de 0.1 mV/s. Siguiendo con el supuesto que se tenía antes, en el que cada muestra completa de potencial y corriente en la celda más el resto de operaciones que debe realizar el sistema tarda aproximadamente 1 s, lo que va a suponer un número máximo de 5000 muestras de corriente.

En el caso de la prueba de resistencia de polarización es casi obligatorio que sea realizada con una rata de escaneo de 0.1 mV/s con un rango de 40 mV, lo que va a representar siempre un número fijo de muestras corriente de 400.

Para la prueba potenciodinámica anódica el máximo rango de barrido de potencial que se ha realizado típicamente no supera los 2.5 V por encima del E_{OC} , partiendo la prueba siempre desde el E_{OC} hasta 1.2 V. Las recomendaciones de la norma ASTM G5 indican que la rata de barrido de potencial para realizar la prueba debe ir desde 0.1 mV/s hasta 5 mV/s. En el caso extremo, en cuanto a capacidad de memoria se refiere, si se va a trabajar con un rango de 2 V y una rata de 0.1 mV/s se va a tener una duración máxima de la prueba de 25000 s, que representa aproximadamente un poco mas de 5 horas y media y produciendo 25000 datos de corriente.

Comparando la cantidad de datos que surgen de esta prueba bajo las condiciones extremas con las obtenidas en las otras pruebas, ésta supera cuatro veces el valor máximo requerido en las otras pruebas, que sugiere una memoria con un tamaño de dos a cuatro veces más grande que la que se requeriría para las otras pruebas e incurriendo en desperdicio de memoria y sobredimensionamiento en la misma, que para cuatro de las cinco pruebas que realiza el sistema son totalmente innecesarios. Por tal razón es recomendable que se adquieran datos en esta prueba en un tiempo superior, lo que va a reducir significativamente el número de datos.

Además, se debe almacenar la información concerniente a la prueba como la velocidad, el tipo de prueba, el E_{OC} y la cantidad total de datos de la prueba, aunque en realidad todas estas etiquetas no van a tomar más de 20 bytes. De acuerdo a lo enunciado anteriormente, el número máximo de datos que se van a almacenar en la memoria es de 10000 datos.

El segundo criterio que va a enmarcar la capacidad de memoria se refiere a la longitud de los datos. Como ya se había mencionado antes, el conversor digital a analógico y el conversor analógico a digital van a fijar dicha longitud, sugiriendo un tamaño de 16 bits en los datos. El formato de los datos es acomodable directamente a esta longitud. Por ejemplo, si el formato usado para representar datos es complemento a 2, con 16 bits es perfectamente representable tanto datos negativos como positivos, dando una pérdida en la representación de 1 LSB, que para nuestro caso, es perfectamente tolerable. Entonces, el tamaño de memoria máximo que se requiere en este caso va a ser de 20000 bytes, producto de los 10000 datos de 2 bytes cada uno. De acuerdo a esto, el tamaño de memoria requerido va a ser de 32 KB por prueba. En caso de que el operario del sistema necesite almacenar más de una prueba, es conveniente que exista más de una memoria o una sola de mayor capacidad, pero esa discusión es mejor que sea llevada en la sección de protocolos de comunicación

4.5.2 Velocidad

Las pruebas potencióstáticas son de una duración extensa, por lo cual se ha hablado que no es necesario que el sistema sea veloz en cuanto a la generación y adquisición de datos se refiere. Entonces, el almacenamiento de datos no requiere de una frecuencia alta de manejo de memoria, por lo cual esto no se convierte en un cuello de botella para el sistema.

4.5.3 Comunicación con el microcontrolador

Para la aplicación se requiere de un protocolo que consuma la menor cantidad de recursos del sistema, tales como cantidad de terminales y formas de direccionamiento, por tal razón, una memoria serial será lo más conveniente para el diseño.

4.5.4 Memoria


De acuerdo a los parámetros mencionados anteriormente se requiere de una memoria que sea capaz de almacenar hasta 10000 datos de 2 bytes cada uno, sin restricción en la velocidad y que se comuniquen serialmente con el microcontrolador. La memoria que se seleccionó es la referencia 24LC256 producida por la empresa **Microchip**.

Esta memoria posee una capacidad de almacenamiento de 32 kB, frecuencia máxima de reloj de 400 kHz y se comunica por protocolo I²C, además de permitir direccionar hasta 8 memorias. Esta última característica permite que se puedan almacenar varias pruebas en el SCAP363.

4.5.5 Esquema de conexión de la memoria

El esquema de conexión se presenta en la Figura 24

Figura 24. Esquema circuital de la etapa de almacenamiento



Fuente: Diseño de los autores del proyecto.

La memoria está conectada por dos líneas al microcontrolador a los terminales PTC3 y PTC4, una de reloj y una de datos, que son comunes para las ocho memorias. Las resistencias de 330 Ω sirven como protección contra corrientes altas. Cada memoria posee una dirección en particular de acuerdo a la conexión de los terminales 1, 2 y 3 de ésta con niveles lógicos de 0 V y 5 V.

4.6 ETAPA DE INTERFAZ CON EL USUARIO

En esta sección, se presentan brevemente dos periféricos que permiten la comunicación entre el SCAP363 y el usuario. En el primer caso se encuentra una pantalla para la visualización de los datos, tanto que se ingresan al sistema como los resultados que este presenta; el siguiente es un teclado para poder acceder los datos de configuración de las pruebas al equipo, así como el desplazamiento en los menús con los que cuenta el programa desarrollado.

4.6.1 Pantalla


Para la implementación de este proyecto, se ha seleccionado una Pantalla LCD³⁵ con el fin de poder visualizar los datos descritos con anterioridad. Este periférico debía contar con dos elementos importantes: capacidad de manipular caracteres alfanuméricos y un número reducido de terminales para su configuración. En el caso del SCAP363 se utiliza una pantalla *DMC-20434* cuyo fabricante es *OPTREX*. Este posee 20 columnas por 4 filas de caracteres alfanuméricos, cada carácter posee un tamaño de 7x5 pixeles. La pantalla permite presentar al usuario una visualización de los menús de funcionamiento con los cuales cuenta el sistema.

³⁵ Liquid Cristal Display (Pantalla de Cristal Líquido)

4.6.2 Teclado

Debido a la necesidad de ingresar datos de configuración para el sistema, es necesario implementar un teclado. En el caso del proyecto se utiliza un teclado alfanumérico de tipo matricial, de cuatro filas por cuatro columnas, con algunas teclas útiles para la selección de un menú, permitiendo el ingreso de valores deseados por el usuario.

Figura 25. Esquema circuital de la etapa de interfaz con el usuario



Fuente. Diseño de los autores del proyecto

4.7 ETAPA DE COMUNICACIÓN

A pesar de que el procesamiento de señales del sistema se pueda hacer interna o externamente a éste, se necesita que el SCAP363 sea capaz de comunicarse con el computador con diversos fines solicitados por el usuario, tales como la presentación de los resultados en documentos, informes, análisis de datos, etc.

Las alternativas de comunicación están directamente asociadas a la forma como el controlador del sistema se comunica con el ordenador y a posibles dispositivos intermedios que se utilizan como interfaces de comunicación entre estos dos. Los sistemas de cómputo de hoy en día manejan principalmente tres tipos de puertos para comunicación con dispositivos externos, *paralelo*, *serial* y *USB*³⁶.

4.7.1 Selección de la interfaz de comunicación

La conexión con la etapa de control debe ser tal que consuma la menor cantidad de recursos del sistema, por lo que debe manejar protocolos sencillos y un número reducido de terminales para comunicación, además de tener una vigencia tecnológica prolongada en el mercado; estas medidas descartan de entrada al *puerto paralelo* como opción de solución, ya que requiere muchos terminales de comunicación de controlador, además de la tendencia a desaparecer como puerto de comunicación en los ordenadores actuales.

La decisión entre una interfaz de comunicaciones con puerto serial o con USB es un poco más compleja pues ambos presentan características muy interesantes, el primero por su sencillez y amplia difusión; y el segundo por flexibilidad, altas tasas de transferencia y proyección en el mercado actual. Esta última característica permite inclinar la balanza hacia el uso de USB en el presente proyecto pues eso amplía la vida útil del SCAP363 y por supuesto del P363.

Otra de las características que evidencian la importancia de implementar la interfaz con USB es que este puerto permite alimentar³⁷ los dispositivos conectados a él, lo que es muy interesante para el diseño del SCAP363.

³⁶ Por sus siglas en inglés Universal Serial Bus.

³⁷ EL puerto USB entrega una señal de 5V con capacidad de suministrar hasta 100mA.

En la siguiente sección se presenta una breve descripción del funcionamiento del puerto USB.

4.7.2 El Bus Serial Universal-USB

El bus serial universal (USB) es un bus asíncrono, y utiliza el algoritmo de codificación NRZI ("No retorno a cero invertido"). En este sistema existen dos voltajes opuestos; una tensión de referencia corresponde a un "1", pero no hay retorno a cero entre bits, de forma que una serie de unos corresponde a un voltaje uniforme; en cambio los ceros se marcan como cambios del nivel de tensión, de modo que una sucesión de ceros produce sucesivos cambios de tensión entre los conductores de señal.

El controlador USB instalado en el PC, denominado controlador de *host*, o concentrador raíz ("*Hub* raíz"), proporcionan un enlace entre el bus de la tarjeta madre del PC y una o más conexiones iniciales con el exterior (generalmente 2 conectores del tipo "A"). A partir de éstas, utilizando concentradores adicionales, pueden conectarse más dispositivos USB.

Actualmente la mayoría de las tarjetas incluyen un controlador USB integrado en el *chipset*. Para sistemas antiguos que no dispongan de bus USB pueden instalarse tarjetas PCI (e incluso *PC-CARD* para portátiles) que incluyen un controlador y uno o dos conectores de salida USB.

El funcionamiento del bus USB está centrado en el *host*, todas las transacciones se originan en él; el controlador *host* es el que decide todas las acciones, incluyendo el número asignado a cada dispositivo (esta asignación es realizada automáticamente por el controlador "*host*" cada vez que se inicia el sistema o se añade, o elimina, un nuevo dispositivo en el bus USB), su ancho de banda, etc.

Cuando se detecta un nuevo dispositivo es el *host* el encargado de cargar los *drivers* oportunos sin necesidad de intervención por el usuario.

El bus USB utiliza cuatro tipo de transacciones que resuelven todas las posibles situaciones de comunicación. Cada transacción utiliza un mínimo de tres paquetes, el primero es siempre un *Token* que avisa al dispositivo que puede iniciar la transmisión.

Las comunicaciones asíncronas ponen más énfasis en garantizar el envío de datos, y menos en su temporización ("cuando" llegan); por su parte las comunicaciones isócronas son justamente lo contrario, ponen más énfasis en la oportunidad de la transmisión que en la velocidad. Esta sincronización es importante en situaciones como la reproducción de video, donde no debe existir desfase entre las señales de video y audio.

4.7.3 Implementación de la etapa de comunicación

Para el diseño e implementación de esta etapa es necesario seleccionar una interfaz entre el microcontrolador y el host USB. Se debe entonces seleccionar un dispositivo que enlace el modulo de comunicación serial (SCI) del microcontrolador con el modulo USB del sistema de computo.

En el mercado existen varios integrados que permiten realizar dicha interfaz entre los que se destacan: el USB9620 de **National Instruments** , el TS3045 de **TI** y el FT232BM de **FDTIchip**. Para el caso del SCAP363 se utilizó el FT232BM por tener varias ventajas entre las que se destaca el contar con drivers gratuitos para el control de la comunicación, facilidad para la implementación y gran cantidad de documentación suministrada por el fabricante.

Las principales características del FT232BM³⁸ son:


- Permite transferencia de datos seriales asíncronos mediante bus USB 2.0.
- Posee señales para realizar interfaces de control y reconocimiento.
- Permite transmitir datos con cualquier tipo de paridad.
- Permite realizar interfaces USB-TTL, USB-RS422 y USB-RS232. Este último será el implementado en el P363.
- Tiene un buffer de recepción de 384 bytes y uno de transmisión de 128 bytes.
- Cuenta con un PLL integrado que multiplica la señal del cristal externo de 6 MHz a 48 MHz.
- Opera con una fuente de voltaje de 5V.
- Es compatible con los estándares USB 1.1 y USB 2.0.
- Utiliza un encapsulado LQFP de 32 terminales.
- Posee un *driver* de fabricante llamado puerto COM virtual (VCP Virtual COM Port) compatible con los sistemas operativos *Windows*[™] 98, 2000, ME, XP, CE, MAC OS8 y MAC OS9, MAC OSX, Linux 2.4 o superior.

³⁸ EL fabricante proporciona gran cantidad de información sobre el dispositivo, así como drivers de control y ejemplos de código para su implementación.

- Posee otro driver USB conocido como D2XX, el cual se debe programar con el kit de desarrollo de driver de Microsoft™ compatible con los sistemas operativos Windows™ 98, 2000, ME, XP.

En el caso del SCAP363, este dispositivo es implementado como se muestra en la Figura 26. La programación se lleva a cabo con el driver VCP y será descrita en el capítulo 5.

Figura 26. Esquema circuitual de la etapa de interfaz de comunicación



Fuente. Diseño de los autores del proyecto

Del esquema anterior es importante tener en cuenta que:

- Las resistencias R4 y R5 cumplen la función de limitar la corriente que fluye a través de las líneas de comunicación del puerto USB.
- La resistencia R6 indica al receptor USB del computador que el SCAP363 puede funcionar como dispositivo de “Alta Velocidad”.
- El terminal PWRCTL conectado a tierra indica que la alimentación del circuito proviene del puerto USB. Para esto es importante garantizar que el SCAP363 no consuma más de 100mA.
- Los terminales RTS y CTS permiten llevar a cabo control de flujo en la transmisión. Para el caso del SCAP363 esto no es necesario pues la tasa de transferencia utilizada no es muy alta³⁹.
- El cristal de 6 MHz es necesario para la operación del circuito. El FT232BM internamente convierte esta señal a una de 48 MHz gracias a un PLL integrado.
- El condensador C11 reduce el efecto del ruido en la línea de 5 V de USB.
- Es importante destacar que si se requiere una referencia de 3.3 VDC, el FT232BM es capaz de suminístrala en el terminal 6.
- En el SCAP363 se ha logrado una tasa de transferencia máxima⁴⁰ de 375 kbps limitada por la velocidad del microcontrolador. Se ha decidido mantener una tasa de 125 kbps para evitar posibles pérdidas de datos al no contar con un

³⁹ Se asume una tasa de transferencia alta cuando el valor supera 1 MHz.

⁴⁰ Para mayor información sobre la configuración de la tasa de transferencia remitirse al capítulo 5.

mecanismo de acuse o control de flujo. Esta tasa es muy superior a la que se lograría con la comunicación serial que, típicamente, es de 9600 bps.

4.8 FUENTE DE ALIMENTACIÓN

En esta sección se presenta la etapa de alimentación del SCAP363, el cual cuenta con dos esquemas de alimentación según la operación del sistema. El primer esquema se presenta cuando el SCAP363 se encuentra conectado al P363, el cual suministra el voltaje para el funcionamiento del dispositivo; el otro se presenta en la descarga de datos cuando el puerto USB es el encargado de generar los voltajes de alimentación. Cada uno de estos esquemas son cambiados por medio de un switch que no permite que las dos opciones se encuentren activas al mismo instante, evitando así posibles corto-circuitos.

Los esquemas descritos anteriormente permiten que el SCAP363 no requiera de transformador para reducir la tensión de línea, ni de rectificación para conseguir los voltajes de DC necesarios lo que conlleva a una reducción significativa del tamaño del prototipo. En la Tabla 7 se muestra una estimación del consumo de corriente del sistema, el cual es necesario para determinar los requerimientos que debe satisfacer la etapa de alimentación.

Tabla 7. Consumo de corriente del SCAP363


DISPOSITIVO	CORRIENTE TIPICA (mA)	CORRIENTE MÁXIMA (mA)
Microcontrolador	15	20
Pantalla	2.3	4
Memorias	0.08	3.07
Convertor A/D	0.3	1.1
Convertor D/A	0.9	0.9
FT232BM	25	25
Op-amp OP1177	0.4	.4
Decoder - 74HC138	0.008	0.01
TOTAL	43.988	54.48

Con este resultado se debe diseñar una fuente de alimentación capaz de suministrar una corriente superior a 54.48mA.

4.8.1 Esquema de Alimentación P363/SCAP363

En la figura 27 se muestra la fuente de alimentación del SCAP363 cuando se encuentra conectado al potenciómetro.

Figura 27. Esquema circuital de la fuente de alimentación P363/SCAP363



Fuente. Diseño de los autores del proyecto

Para la operación del SCAP363 se requieren niveles de tensión de 15 V, -15 V, 5 V, -5 V, 2.5 V. En la Figura 27 se observa el circuito implementado para generar los voltajes descritos anteriormente. Las siguientes son las principales características de esta implementación:

- La señal de 15 V proviene de un regulador **LM317** fabricado por **National Semiconductor** e implementado en el P363. Este es un regulador de salida configurable el cual tiene la capacidad de entregar corriente hasta 1 A.

- El regulador **LM2937** desarrollado también por **National Semiconductor** permite generar un voltaje de 8V con una corriente máxima de 500 mA. Este dispositivo puede aceptar señal de entrada máxima de 26 V.
- El condensador C15 y C16 son requeridos para la estabilidad del regulador LM2937. El fabricante recomienda el uso de C15 si la fuente de 15V se encuentra a mas de tres pulgadas del regulador, siendo este el caso del SCAP363.
- Para generar el voltaje de 5 V, requerido por la mayoría de los elementos del sistema, se implementa el regulador **ADP3334** de **Analog Devices**. Este dispositivo es considerado de alta precisión pues tiene una desviación máxima del voltaje nominal de $\pm 0.9\%$. Es capaz de suministrar una corriente de 500 mA, lo cual es muy superior al valor calculado de 54.48 mA.
- El ADP3334 permite configurar el voltaje de salida, por esta razón es necesario utilizar las resistencias R2 y R3. Los valores de 64.9 k Ω y 210 k Ω son suministrados por el fabricante para una tensión de salida de 5 V. Es importante anotar que las resistencias utilizadas tienen una precisión de 0.5% para lograr mantener la desviación de voltaje descrita anteriormente.
- El condensador C18 proporciona estabilidad al ADP3334 mientras que C17 es un elemento reductor de ruido. Este condensador con un valor de 100pF crea una atenuación del ruido cercana a 10 dB.
- Para la señal de referencia de los conversores de datos, se requiere un valor de voltaje de 2.5V y la mejor precisión posible. Para obtener este resultado se utiliza un regulador de band-gap **REF192** producido por **Analog Devices**. Este band-gap tiene una desviación máxima de 0.08%, permitiendo mantener una señal muy estable a la salida. Este dispositivo suministra una corriente máxima

de 30 mA lo cual, a pesar de ser pequeña comparada con los demás reguladores, es suficiente para actuar como referencia de los conversores⁴¹.

- Los condensadores C19, C20, C21 y C22 conforman redes de bypass.
- Como ya se describió, la salida del AD5542 cuenta con un op-amp para operar en modo bipolar. Este amplificador requiere de alimentación dual de $\pm 5V$. Para obtener la señal negativa existen dos opciones: utilizar un regulador de bomba de carga con entrada positiva o aprovechar la señal de -15 V del P363 e implementar un regulador lineal negativo. En el caso del P363 se recurre a la segunda opción con el regulador **LM320L** de *National Instruments*.
- El LM320L es un regulador negativo de -5 V con capacidad de corriente de 100mA. Implementa dos condensadores electrolíticos, C23 y C24, para aumentar la estabilidad y reducir el ruido presente a la salida.
- El acople entre tierra analógica y tierra digital se lleva a cabo con un **chip bead core**⁴² el cual tiene un comportamiento de alta impedancia a frecuencias altas y se comporta como un corto-circuito a baja frecuencia. El objetivo de este elemento es reducir el efecto del ruido de los dispositivos digitales sobre las etapas analógicas del circuito.

4.8.2 Esquema de Alimentación USB/SCAP363

Este esquema es activado cuando el sistema va a realizar la transmisión de los datos al PC, en este caso requiere de alimentación solo tres dispositivos: el microcontrolador MC68HC908GP32, la interfaz FT232BM y las memorias 24LC256; los cuales utilizan 5V para su operación.

⁴¹ EL AD5542 requiere una corriente de referencia de 0.33mA mientras que el AD7705 requiere 0.01mA.

⁴² Se mantiene el nombre en ingles para evitar errores en la traducción.

La única consideración para este esquema de alimentación es que la corriente requerida por el SCAP363 sea de 100mA. Como ya se evaluó, dicho consumo es cercano a 55 mA.


4.9 ETAPA DE CONTROL DE RANGOS

Para el diseño del control automático de rangos, es importante conocer y describir la operación de esta etapa en el P363. Dicha etapa consta de siete interruptores que permiten al usuario seleccionar el rango de corriente medido. Estos elementos, al ser pulsados, modifican el voltaje de entrada de un amplificador operacional en configuración no inversora permitiendo que a su salida se encuentre un valor de tensión proporcional a la corriente que fluye por la celda⁴³.

La idea general es implementar una serie de relevos que permitan reemplazar a los pulsadores con los que cuenta el P363. Cada rango del P363 está distanciado de su rango adyacente en una década, presentando entonces 7 rangos desde 1 μ A hasta 1 A a fondo de escala. Por lo tanto es necesario que cada relevo tenga una década de representación de corriente distanciado en una década de su adyacente. Como el voltaje registrado en la salida de corriente proporcional a esta corriente, y el valor de fondo de escala en el rango donde se realiza la medición es equivalente a 1 V, es factible realizar el cambio de rango a uno superior cuando se supere 1 V y a uno inferior cuando caiga por debajo de 100 mV. Estos cambios de rango deben ser realizados por la etapa de control.

Es necesario considerar que para activar o desactivar los relevos se requiere una corriente relativamente grande comparada con la que es capaz de suministrar la etapa de control. Por esta razón es necesario diseñar una *etapa de potencia* que permita entregar la corriente necesaria al control de rangos.

Figura 28. Esquema circuital de la etapa de control de rangos



Fuente. Diseño de los autores del proyecto

A continuación se presentan las principales características de la etapa de control de rangos basados en la Figura 28.

- El decodificador **74HC138** permite reducir el número de terminales que debe destinar el microcontrolador para automatizar la etapa de rangos. Sin este dispositivo se requeriría siete terminales del controlador mientras que al implementarlo se utilizan solamente tres terminales. El terminal G actúa como un habilitador o enable que puede dejarse siempre a 5 V.
- Los transistores MOSFET utilizados permiten controlar la corriente que pasa por la bobina del relevo con una tensión generada por la etapa de control. Debido a que dicho voltaje se aplica por la puerta del transistor la corriente

⁴³ Ver referencia bibliográfica 4.

requerida es muy pequeña, del orden de μA , evitando así que el relevo exija más corriente que la que el decodificador puede suministrar⁴⁴. Para el caso del P363 se han seleccionado los transistores BS170 que permiten una corriente de dren máxima de 500mA.

- Debido a que el decodificador utiliza salidas activas bajas entonces es necesario invertir esta señal para conseguir un nivel de 5 V en la puerta del MOSFET. El integrado 74HC04 permite cumplir esta función. Cada uno de estos dispositivos cuenta con seis compuertas inversoras lo que conlleva a la necesidad de implementar dos integrados para contar con las siete señales requeridas.
- Los relés utilizados requieren un voltaje de activación de al menos 12 V y permiten manipular corrientes hasta 1 A. Por esta razón, uno de los terminales de la bobina del relevo es conectada a un nivel de voltaje de 15V el cual proviene del regulador LM317 con el que cuenta el P363.
- La alimentación de todos los dispositivos digitales de esta etapa proviene de un regulador LM1117 de 5V.


Finalmente, es importante destacar que esta etapa no se implementa en el SCAP363 sino que se conecta directamente a la tarjeta principal del P363.

⁴⁴ El relevo utilizado necesita una corriente por la bobina para conmutar aproximadamente de 50mA y el decodificador es capaz de suministrar a la salida solamente 4 mA.

5. SOFTWARE DEL SISTEMA

En es capítulo se presenta el software de programación del SCAP363, tanto el usado en la implementación del microcontrolador como el utilizado para el análisis e interpretación de datos en el PC. El diagrama de flujo presentado en la Figura 29, describe de forma general el funcionamiento del sistema.

Figura 29. Algoritmo general de funcionamiento del sistema



Fuente. Diseño de los autores del proyecto.

5.1 ALGORITMO GENERAL DEL PROGRAMA PRINCIPAL

En esta sección se planteará el algoritmo utilizado en el programa principal del microcontrolador. Es importante destacar que el software de la etapa de control está basado en un programa principal y diez librerías auxiliares para llevar a cabo todas las tareas propuestas. Los pasos presentados a continuación describen de forma general el programa principal.

1. Configuración de variables. En esta etapa se declaran todas las variables utilizadas por el programa principal. Las demás variables son declaradas en las librerías que las utilizan.
2. Programación de registros internos. En este paso se configura cada uno de los registros necesarios para el funcionamiento del microcontrolador. Entre estos registros⁴⁵ se cuenta el CONFIG1, el SCS1 y el SCDR.
3. Inclusión de librerías auxiliares. Cada una de estas librerías cuenta con funciones específicas para llevar a cabo funciones como conversión de datos, transferencia a PC, configuración de pantalla, etc.
4. Configuración de puertos del microcontrolador. En esta etapa cada uno de los puertos del computador son configurados como entrada o salida. Este procedimiento se lleva a cabo modificando los registros⁴⁶ DDRA, DDRB, DDRC y DDRD.
5. Inicialización de la pantalla LCD. Para este caso se utiliza la librería *LCD363.inc* la cual será descrita en la siguiente sección. Este

⁴⁵ Para mayor información sobre cada uno de estos registros dirigirse a la Referencia 17.

⁴⁶ Ibid.

procedimiento permite colocar a la pantalla en un estado de recepción de mensajes para ser visualizados.

6. Despliegue de menús en la pantalla. Para esto se recurre a la librería *PAGINAS363.inc*, la cual almacena todos los mensajes que se van a mostrar en el transcurso de la prueba.
7. Configuración del teclado para permitir el desplazamiento del usuario por los diferentes menús que presenta el programa. El teclado matricial funciona por método de encuesta. El nombre de la rutina utilizada es *TECLADO.inc*.
8. Selección por parte del usuario de Ejecutar prueba o Descargar⁴⁷ datos a PC.
9. Selección de la memoria para almacenar la prueba. En este caso se almacena el valor digitado por teclado con el fin de configurar la escritura de memoria. La librería utilizada para esto se denomina *MEMORIAESPECIAL.inc*.
10. Programación de los conversores de datos. Cada uno de los conversores de datos debe ser programado para que funcione correctamente. En el caso del AD5542 se utiliza la rutina *DAC.inc* mientras que para el AD7705 se implementa la rutina *ADQUIRIR7705.inc*.
11. Medición del Potencial de Corrosión y presentación de este resultado al usuario. La medición de este potencial se logra sensando el valor suministrado en la bornera de potencial del P363 mientras el interruptor

⁴⁷ Saltar a paso 18.

CELL⁴⁸ se encuentra apagado. Este valor es almacenado en memoria y visualizado en pantalla. Para este caso se utiliza la librería *EOC363.inc*.

12. Selección del modo de operación. En este paso se le solicita al usuario la elección entre modo potenciostato o modo galvanostato. El dato suministrado, es almacenado en memoria.
13. Selección del tipo de prueba por parte del usuario. En este caso el usuario puede seleccionar entre las seis diferentes pruebas. De igual forma que en el caso anterior, el dato es almacenado en memoria.
14. Configuración de cada una de las pruebas. Para este fin, se recurre a la librería *PRUEBAS363.inc*, la cual es la encargada de calcular los valores necesarios para la ejecución de las pruebas.
15. Inicio y ejecución de la prueba. En esta etapa se va aplicando la señal generada y a su vez se van almacenando los resultados de corriente y voltaje.
16. Visualización de los datos. A medida que la prueba se va ejecutando, el microcontrolador visualiza los datos de voltaje y corriente en pantalla, así como el porcentaje de duración de la prueba.
17. Finalización de la prueba. En este caso el sistema espera un comando por teclado del usuario para retornar al menú inicial.
18. Ejecución de rutina de descarga por USB. Envío de datos al PC. Esta rutina es denominada *USB.inc* y se encarga tanto de configurar los dispositivos para la transmisión como de realizar la transmisión misma.

⁴⁸ Ver Anexo A.

Es muy importante destacar también la librería '*rutinas363*' la cual es utilizada a lo largo de todo el programa principal. Esta rutina contiene todas las funciones matemáticas necesarias en el sistema.

5.2 LIBRERIAS DEL PROGRAMA PRINCIPAL

En esta sección se describe cada una de las librerías auxiliares implementadas en la programación del microcontrolador.

5.2.1 Librería para el manejo de pantalla (LCD363.inc)

Es la encargada de todos los procedimientos para llevar a cabo la visualización de la información en la pantalla. Las siguientes son las principales funciones implementadas:

- CONFILCD. Encargada de configurar la pantalla. En esta se determinan características propias del LCD como son el número de bits de control, la posición inicial del cursor, el desplazamiento de los mensajes, etc.
- LIMPIAR. Encargada de limpiar el contenido de la pantalla. Es importante ejecutar esta función cada vez que se desee establecer un nuevo mensaje en el LCD.
- UBICAR. Encargada de ubicar el cursor al inicio de cada mensaje.
- LCD, LCD2 Y LCD4. Encargadas de direccionar los diferentes mensajes establecidos en tablas. Cada una de estas funciones manipula una tabla que puede contener hasta 256 caracteres.

- **MOSTRARCARACTER.** Como su nombre lo indica, esta permite mostrar en pantalla un carácter específico. Es muy utilizada para visualizar los códigos ingresados por teclado.

5.2.2 Librería de paginación y mensajes (PAGINAS363.inc)

Contiene todas las páginas (menús) que se van a visualizar en pantalla a través de la ejecución de las pruebas. Aquí se almacenan las tablas con mensajes descritas en la librería anterior.

5.2.3 Librería de manejo de teclado (TECLADO.inc)

Esta librería se encarga de la adquisición de los caracteres digitados en el teclado matricial. El funcionamiento de esta rutina es por el método de encuesta, el cual ingresa el programa en un lazo donde constantemente revisa el puerto donde se conecta el teclado (puerto A), hasta tener una variación. Cuando esta variación ocurre el programa sale del bucle para continuar con la ejecución de la prueba.

5.2.4 Librería para generación de señales (DAC.inc)

Esta librería es encargada básicamente de configurar el convertor D/A AD5542. Cuenta con una variable de entrada de 16 bits que contiene el código digital de la señal que se espera a la salida. Este dispositivo utiliza un formato numérico conocido como *binario con offset* el cual se describe por la siguiente ecuación:

$$V_S = V_{REF} \times \left(\frac{D}{2^{15}} - 1 \right) \quad (5.1)$$

Para tener una mejor visión del formato, es importante remitirse a la tabla 6, la cual muestra algunos valores calculados con la ecuación 5.1.

Tabla 8. Descripción del formato binario con offset.

CÓDIGO DIGITAL (16bits)	SALIDA ANALÓGICA (V)
1111 1111 1111 1111	$+V_{REF} \times (32767/32768)$
1000 0000 0000 0001	$+V_{REF} \times (1/32768)$
1000 0000 0000 000	0
0111 1111 1111 1111	$-V_{REF} \times (1/32768)$
0000 0000 0000 0000	$-V_{REF} \times (32768/32768) = -V_{RED}$

La rutina DAC.inc ubica la palabra digital en el registro de transmisión del convertor para que esta sea convertida a la señal analógica aplicada a la celda.

5.2.5 Librerías de configuración y adquisición del AD7705 (ADQUIRIR7705.inc)

Esta librería es la encargada de configurar cada uno de los canales de entrada, así como de realizar la adquisición de los datos analógicos presentes en el convertor. Para este fin se implementan dos funciones equivalentes, ADC1 y ADC2, las cuales permiten programar los registros del convertor. A continuación se presentan los registros utilizados⁴⁹, el significado de cada uno de los bits que los conforman y el valor utilizado para el caso del proyecto.

Figura 30. Registros configurados para al A/D

REGISTRO DE COMUNICACIONES							
0/DRDY (0)	RS2 (0)	RS1 (0)	RS0 (0)	R \bar{W} (0)	STBY (0)	CH1 (0)	CH0 (0)
REGISTRO DE SETUP							
MD1 (0)	MD0 (0)	G2 (0)	G1 (0)	G0 (0)	\bar{B}/U (0)	BUF (0)	FSYNC (1)
REGISTRO DE RELOJ							
ZERO (0)	ZERO (0)	ZERO (0)	CLKDIS (0)	CLKDIV (0)	CLK (1)	FS1 (0)	FS0 (1)

Fuente. Tomado de la hoja de datos del fabricante

⁴⁹ El convertor cuenta con ocho registros de los cuales solo se configuraron tres de estos.

En el registro de comunicaciones se tienen los siguientes bits para configurar:

- DRDY. Si se coloca en un nivel bajo, el microcontrolador puede escribir en el registro de comunicaciones. Por el contrario, en un nivel alto, el conversor no recibe los datos enviados a continuación.
- RS2, RS1 y RS0. Estos tres bits permiten seleccionar el registro en el cual se va a realizar la siguiente lectura o escritura.
- RW. Este bit selecciona si la siguiente operación es una lectura o escritura en el registro seleccionado.
- STBY. Si se activa este bit se coloca el circuito integrado en modo de standby⁵⁰.
- CH1 y CH0. Estos dos bits permiten seleccionar el canal para realizar la conversión.

Por otra parte, el registro de setup cuenta con los siguientes bits:

- MD1 y MD0. Estos bits permiten seleccionar el modo de operación del circuito integrado. Para el caso del proyecto se programan estos bits en nivel bajo para utilizar el modo de operación⁵¹ normal.
- G2, G1 y G0. Estos permiten seleccionar la ganancia del conversor. En el AD7705 se han configurado los tres bits en niveles bajos para conseguir ganancia unitaria.

⁵⁰ Modo de espera o modo suspendido. En este se reduce el consumo de corriente de 1.1 mA a 16 μ A.

⁵¹ Para mayor información sobre el uso de cada bit se puede recurrir a la hoja de datos del fabricante.

- B/U. Configura la operación del convertor entre unipolar y bipolar. Para el presente proyecto se utiliza un nivel bajo en este bit para obtener operación bipolar.
- BUF. Permite configurar el modo buffer o modo sin buffer. Estos modos permiten manejar diferentes niveles de impedancia de salida de la etapa que suministra la señal analógica. Para el caso del proyecto se implementa el modo con buffer.
- FSYNC. Este bit activa o desactiva la operación del filtro digital así como de la lógica de control que este utiliza. Para el caso del SCAP363 se activa la etapa de filtrado⁵² para lograr una reducción en el ruido de alta frecuencia y en el ruido de 60 Hz.

Finalmente, el registro de reloj utiliza los siguientes bits:

- ZERO. Estos bits deben ser programados en nivel bajo por recomendación del fabricante. Si no se configuran correctamente no se garantiza la correcta operación del AD7705.
- CLKDIS. Habilita o deshabilita la señal de reloj a la salida del terminal MLCK OUT.
- CLKDIV. Permite dividir la señal de reloj a la mitad. Es importante en el caso de que se desee utilizar la misma señal de reloj de otro dispositivo como fuente para el AD7705.

⁵² Ver sección 4.3.6

- FS1 y FS0. Estos bits permite ajustar la frecuencia del filtro digital notch con el que cuenta el AD7705. Para el caso del proyecto se configura colocando un nivel bajo en FS1 y uno alto en FS1, lo cual permite un frecuencia de 60 Hz.

Es importante destacar que cada vez que se desee programar en un registro del conversor, es necesario realizar primero la configuración del *registro de comunicaciones*.

5.2.6 Librería para almacenamiento de memoria (MEMORIAESPECIAL.inc)

Encargada de escribir/leer los datos hacia/desde las memorias seriales 24LC256. En esta librería se implementa el protocolo I²C⁵³ usado para la comunicación entre el microcontrolador y la memoria. Antes de utilizar esta rutina es necesario colocar en 0 las variables⁵⁴ que indican la dirección en la memoria. A continuación se presentan las principales funciones que contiene esta librería.

- ESCRITURA. Encargada de crear el byte de control para escribir o almacenar datos en memoria. Este byte es calculado a partir del valor de memoria seleccionado por el usuario.
- LECTURA. Cumple una función equivalente a la rutina anterior pero para leer datos de memoria.
- ESCRIBIRM. Encargada de ejecutar todo proceso de escritura en la memoria. Se basa en el protocolo I²C y permite almacenar 2 bytes cada vez que se ejecuta. Al finalizar esta función, la dirección en memoria es incrementada con el fin de poder escribir datos consecutivamente.

⁵³ Protocolo de transmisión serial muy común en las aplicaciones de 8 bits con microcontrolador y varios sistemas periféricos.

⁵⁴ La memoria es direccionada con 15 bits, se debe entonces limpiar las variables DIR1L y DIR1H que contienen la posición en memoria de la palabra a ser escrita o leída.

- LEERM. Cumple una función equivalente a la rutina anterior solo que en este caso ejecuta el proceso de lectura de datos de memoria.

Tabla 9. Mapa de memoria del SCAP363

Posición de Memoria (hexadecimal)	Datos Almacenados
0000	Potencial de corrosión (MSB)
0001	Potencial de corrosión (LSB)
0002	Tipo de prueba
0003	Velocidad
0004	Voltaje Inicial (MSB)
0005	Voltaje Inicial (LSB)
0006	Voltaje Final (MSB)
0007	Voltaje Final (LSB)
0008	Posición Final de Memoria (MSB)
0009	Posición Final de Memoria (LSB)
000A	Dato Corriente/Voltaje 1 (MSB)
000B	Dato Corriente/Voltaje 1 (LSB)
000C	Dato Corriente/Voltaje 2 (MSB)
000D	Dato Corriente/Voltaje 2 (LSB)
000E	Dato Corriente/Voltaje 3 (MSB)
000F	Dato Corriente/Voltaje 3 (LSB)
.	.

En la Tabla 9 se muestra el mapa de memoria que se obtiene después de ejecutar esta rutina. Cada una de las posiciones tiene 8 bits de capacidad y, para el caso de los datos adquiridos de 16 bits, es necesario utilizar dos posiciones de memoria. A continuación se realiza una descripción de cada una de los valores almacenados en memoria.

- Potencial de corrosión. En las dos primeras posiciones de memoria se almacena el valor del potencial de corrosión medido en la prueba. Este valor se encuentra en formato binario con offset⁵⁵.
- Tipo de prueba. Indica el valor de la prueba ejecutada por el usuario. Este dato se encuentra en formato hexadecimal.
- Velocidad. En esta posición se almacena el valor de velocidad de la prueba en mV/s. El formato utilizado es hexadecimal.
- Voltaje inicial. En estas dos posiciones de almacena el valor del voltaje en el cual inicia la señal analógica generada por el DAC. El formato utilizado es binario con offset.
- Voltaje final. Este valor es equivalente al anterior y describe el valor de voltaje donde finaliza la prueba.
- Posición Final de Memoria. Indica el valor en el cual se almacena el último dato de adquirido. Este valor es necesario para la interpretación de datos en el software implementado en el PC. El formato utilizado es hexadecimal.
- Dato Corriente/Voltaje. A partir de la posición 000A se inicia el almacenamiento de los datos resultantes de la prueba. Estos datos de 16 bits pueden ser valores de corriente (modo potencióstato) o de voltaje (modo galvanostato). Los resultados almacenados se encuentran en formato binario con offset.

⁵⁵ Ver ecuación 5.1

5.2.7 Librería para la medición del Potencial de Corrosión (EOC363.inc)


Encargada de la medición del E_{OC} . Esta librería realiza un bucle indefinido en el que, en cada ciclo, se adquiere un valor de voltaje y se presenta al usuario por medio de la pantalla. Para salir de este lazo cerrado se tienen las dos opciones descritas a continuación:

- Finalización por teclado. El sistema permite que el usuario decida el momento para terminar la medición del potencial de corrosión oprimiendo una tecla. Para este caso se implementa una rutina por encuesta la cual registra el valor del puerto usado para el teclado (Puerto A) al inicio del bucle, y se compara con el mismo valor al final del bucle; si existe una diferencia el programa finaliza el lazo cerrado descrito anteriormente.
- Finalización por algoritmo de estabilidad relativa⁵⁶. En el segundo caso se implementa un algoritmo para sensar la estabilidad del E_{OC} . En la Figura 31 se muestra un diagrama de flujo que describe la rutina implementada.

Es importante resaltar que para el caso de la finalización por algoritmo, el umbral seleccionado es 0.1 mV. Este valor se selecciona para garantizar que las variaciones del EOC sean muy pequeñas y se tenga un valor lo suficientemente estable para continuar con la ejecución de la prueba.

⁵⁶ Nombre establecido por los autores del proyecto

Figura 31. Diagrama de flujo del algoritmo de estabilidad relativa



Fuente. Diseño de los autores del proyecto.

5.2.8 Librería para la configuración del puerto USB (USB.inc)

Esta librería permite programar los registros del microcontrolador necesarios para la comunicación entre el SCAP363 y el PC. Para esto, es importante destacar el uso del driver VCP para el control del circuito integrado FT232BM⁵⁷. El driver VCP permite emular un puerto COM virtual que permite implementar la comunicación como en un puerto serial convencional.

⁵⁷ Ver sección 4.7.3

Es necesario configurar el modulo SCI (Interfaz de Comunicación Serial) del microcontrolador, el cual permite comunicaciones asincrónicas de alta velocidad con otros dispositivos o microcontroladores⁵⁸. En el caso del SCAP363, es necesario configurar los registros SCBR, SCC1 y SCC2. Cada uno de estos registros⁵⁹ permite ajustar los valores de tasas de transferencia, activar modos de operación, habilitar la comunicación, etc.

El modulo SCI permite ajustar la tasa de transferencia (TS) para la comunicación. La siguiente ecuación muestra la forma de calcular dicho parámetro:

$$TS = \frac{SCS}{64 \times PD \times BD} \quad (4.25)$$

donde SCS es la fuente de reloj para el modulo SCI, PD es el divisor de preescalamiento y BD es el divisor de tasa de transferencia. El SCS puede ser configurado con la frecuencia del reloj externo o con la frecuencia del PLL; en este caso se configura con la frecuencia del reloj externo o con la frecuencia del PLL; en este caso se configura con la frecuencia del cristal del microcontrolador⁶⁰. El PD y el BD son divisores o escaladores que permiten ajustar la tasa de transferencia. La Figura 32 ilustra los posibles valores para el PD mientras que la Figura 33 es equivalente para el BD.

Figura 32. Posibles valores para PD

Prescaler Divisor (PD)
1
3
4
13

Fuente. Tomado de la hoja de datos del fabricante.

⁵⁸ Tomado de la hoja de datos del MC68HC908GP32.

⁵⁹ Ibid.

⁶⁰ Frecuencia de cristal = 24 MHz

Figura 33. Posibles valores para BD

Baud Rate Divisor (BD)
1
2
4
8
16
32
64
128

Fuente. Tomado de la hoja de datos del fabricante.

Es fácil calcular a partir de (4.25) que el máximo valor posible la tasa de transferencia es:

$$TS_{MAX} = 375000 \text{ bauds}$$

Para el caso del proyecto se decide reducir la tasa de transferencia para evitar errores en la transmisión⁶¹. Entonces se utiliza un PD=3 y un BD=1 para conseguir, en definitiva, un valor de TS=125000 bauds.

5.2.9 Librería de pruebas (PRUEBAS363.inc)

Esta librería contiene todas las rutinas necesarias para la configuración de las pruebas electroquímicas. Esta permite determinar los valores iniciales de cada una de las pruebas, además de ejecutar la prueba y realizar el almacenamiento de los datos adquiridos. Si es necesario, en esta librería es posible configurar otras pruebas electroquímicas que cumplan con los rangos establecidos para el sistema.

⁶¹ Para utilizar tasa de transferencia mayores es necesario implementar mecanismos de control de flujo.

5.2.10 Librería de funciones matemáticas (Rutinas363.inc)

Ésta es una de las librerías mas utilizadas en la ejecución del programa del microcontrolador. La mayor parte de sus funciones están dirigidas al formato de los datos; a su vez se cuentan con rutinas para la multiplicación de 16x16 bits, división de 32 / 16 bits y la rutina para el cambio de rango de corriente.

Las rutinas implementadas para el cambio de formato permiten llevar cabo las siguientes conversiones:


- Dato hexadecimal ? Dato ASCII.
- Dato ASCII ? Dato hexadecimal.
- Dato hexadecimal ? Dato binario con offset.
- Dato binario con offset ? Dato hexadecimal.

Otra de las funciones más importantes en esta librería es la encargada del cambio de rango de la corriente⁶². Ésta realiza cambios automáticos de rango corriente durante el transcurso de la prueba, basados en el nivel de voltaje que representa la señal de corriente: si el nivel de voltaje baja de 100 mV se presenta un descenso en el rango, pero si el voltaje supera 1 V cambiará el rango al inmediatamente superior. Estos cambios no se presentan en el primer y el último rango, respectivamente.

En la Figura 34 se muestra el diagrama de flujo de la rutina de control de rango.

⁶² Ver anexo A.

Figura 34. Diagrama de flujo de la rutina de control de rangos



Fuente. Diseño de los autores del proyecto

5.3 INTERFAZ DE VISUALIZACIÓN EN EL PC

Para llevar a cabo la visualización y análisis de los datos adquiridos por el SCAP363, se necesita implementar una aplicación en el PC que permita realizar la transferencia de los datos, los cuales podrán ser visualizados en gráficas para ser analizados por el usuario.

Dicha interfaz es desarrollada en **LABVIEW® 7.1**, el cual es un lenguaje de programación gráfico enfocado a objetos, especializado en el diseño de sistemas de control y adquisición. La Escuela de Ingeniería Eléctrica, Electrónica y Telecomunicaciones cuenta con la licencia de este producto.

Cuando se diseñan interfaces o aplicaciones en Labview, se realizan las operaciones mediante diagramas de bloques que facilitan la programación. Estos diagramas de bloques se presentan a través de los VI's (*Virtual Instrument*) los cuales son instrumentos virtuales que pueden simular herramientas de instrumentación electrónica, presentando un entorno amigable y fácil de entender.

La principal tarea que debe realizar el software desarrollado, consiste en permitirle al usuario descargar pruebas al computador para ser graficadas para su posterior análisis. Además de ello, debe permitir calcular algunos de los principales parámetros de las pruebas de corrosión.

En el momento de iniciar la ejecución de la descarga, se debe seleccionar entre dos opciones: descargar desde el SCAP363 o analizar prueba almacenada en archivo. Posteriormente, el programa ejecuta una advertencia para que el usuario garantice la conexión del SCAP363 Al PC. En la Figura 35 se muestra la advertencia anteriormente descrita.

Figura 35. Advertencia cuando se selecciona el modo de descarga de prueba.




Fuente: Diseño de los autores del proyecto.

En este punto, el programa se prepara para recibir los datos desde el SCAP363. El software presenta una ventana donde solicita el puerto del computador a través del cual se va a realizar la prueba. Es necesario que el usuario haya conectado el SCAP363 al computador antes de realizar la descarga, puesto que Labview no reconoce los puertos que hayan entrado en operación después que la aplicación se haya abierto. En caso que no se haya hecho se debe salir del programa y volver a iniciarlo. En la Figura 36 se muestra la ventana de presentación del programa con la descripción general de cada una de sus funciones.

El puerto de comunicación seleccionado para la aplicación debe ser el correspondiente al puerto COM virtual generado por el controlador VCP del FTDI. Si no se conoce este puerto, entonces el usuario debe buscarlo en el Administrador de Dispositivos de Windows y buscarlo en Puertos (COM & LTP). Si no aparece aquí, entonces es recomendable que se vuelvan a instalar los controladores del FTDI o revisar que se esté realizando la conexión entre el SCAP363 y el computador. También es recomendable que se seleccione Descargar en el software antes de dar la orden en el SCAP363 para que el buffer de entrada de datos del computador no tenga la oportunidad de saturarse y comenzar a sobrescribir los datos y se produzcan errores en la transmisión de los datos.

Figura 36. Ventana de presentación para adquisición de pruebas



Fuente: Diseño de los autores del proyecto

Cuando la descarga de datos se completa, los datos de voltaje y corriente en la celda se actualizan, al igual que las denominadas *condiciones de la prueba*, generando con ellos la curva correspondiente a la prueba con área del electrodo de 1 cm². Para hallar el resto de parámetros se deben ingresar los datos y de inmediato la curva se ajusta a las nuevas condiciones.

Después de realizar la prueba, el software presenta la opción de almacenar la prueba en caso que el usuario requiera registrar todos los parámetros de la prueba. Cabe aclarar que esta aplicación está sujeta a modificaciones que puedan mejorar el procesamiento de los datos en el cálculo de nuevos parámetros.

A continuación se muestran algunos de los subVI's más importantes en el desarrollo del programa.



Transmisión USB:

En este subVI contiene las funciones de recepción de datos en el computador. En él se debe definir el puerto de recepción que aparecerá como el puerto COM creado por controlador VCP del FT232BM.



Leer Prueba

Este subVI se encarga de descargar datos de pruebas almacenadas en archivos.



Condición Formato

Este subVI extrae los parámetros en los que fue realizada la prueba como velocidad, tipo de prueba, EoC, voltaje inicial de barrido y voltaje final.



Conversión de Corriente

Aquí se realiza la conversión de formato de los datos de corriente transmitidos por el SCAP363 a valores reales. Vale la pena recordar que los datos de corriente son enviados en formato binario con offset.



Generación de Voltaje

Este subVI genera un vector con los valores de voltaje de la prueba a partir de los parámetros de entrada como voltaje inicial, voltaje final y velocidad de la prueba.



Parámetros

Este subVI calcula los parámetros de las pruebas electroquímicas inherentes a cada una, además realiza la linealización de los datos.

6. PRUEBAS DEL SCAP363

Las pruebas presentadas en esta sección buscan determinar parámetros y características del comportamiento del SCAP363, así como el correcto acoplamiento con el P363. Los resultados de estas pruebas permitieron llevar a cabo mejoras tanto en la parte hardware del equipo como en la depuración del programa implementado en el microcontrolador.


6.1 PRUEBAS DE GENERACIÓN DE SEÑALES

Estas permitieron comprobar el funcionamiento del conversor AD5542. Para esto se ejecutaron rutinas en las que el microcontrolador generaba diferentes códigos digitales y se examinaba la salida analógica del sistema. En esta prueba se concluyó que existe una diferencia promedio entre el valor esperado y el valor real cercana a 1mV. Esto ocurre, además de los problemas de ruido y errores del sistema, debido a las pequeñas variaciones de la señal de band-gap REF192. Este fenómeno fue ajustado por correcciones en el software del microcontrolador.

Ahora, al momento de acoplar el SCAP363, se observó una diferencia cercana a 4.5 mV entre el valor esperado y el medido en la celda de prueba. Esto se debe, entre otras cosas, al ruido producido por la tierra digital del circuito y por la caída de voltaje existente en el cable que conecta el SCAP363 al P363. El primero de los fenómenos se redujo utilizando el acople de tierras descrito en la sección 4.8. Para la caída de potencial en el cable fue necesario considerar, y comprobar, que tiende a ser constante, lo que permitió realizar una corrección por software.

En la Figura 37 se muestra el error existente entre la señal generada por el conversor digital/analógico y la señal medida a la entrada de la celda electroquímica.

Figura 37. Error entre señal de salida D/A y señal en la celda vs. Código digital de entrada




Fuente: Diseño de los autores del proyecto

6.2 PRUEBAS DE LA INTERFAZ CON EL USUARIO

Estas pruebas se reducen a la comprobación del correcto funcionamiento de la rutina de configuración de la pantalla y el teclado, además se realizó el algoritmo para que los valores digitados por teclado sean visualizados. Es importante destacar que la prueba permitió ajustar los tiempos de retardo para la configuración de la pantalla. En la figura 38 se muestra un ejemplo de visualización en pantalla.

Figura 38. Visualización de SCAP363 en pantalla LCD



Fuente: Diseño de los autores del proyecto

6.3 PRUEBAS DE LA ETAPA DE RANGOS

La etapa de rangos es uno de los elementos más críticos del sistema pues se encuentra implementada sobre el circuito impreso del P363. La primera prueba consiste en realizar mediciones de resistencia en la etapa de rangos existente en el P363 y comprobar los valores establecidos en el esquemático del circuito⁶³.

En los seis rangos iniciales (1 μA ? 100 μA) se observa que las resistencias se encuentran en los rangos indicados por su precisión. Sin embargo, en el rango de 1 A la resistencia es muy pequeña (del orden de 0.5 Ω) lo que no permite realizar una medición muy acertada con el multímetro. Para reducir la posibilidad de que la etapa implementada afecte los valores de resistencia descritos, es necesario utilizar relevos con impedancia muy pequeña.

La primera opción planteada fue utilizar relevos de estado sólido (SSR), pero fueron descartados por tener impedancias considerables (del orden de varios Ω). La segunda opción, la cual fue implementada en una tarjeta de prueba, fue utilizar switches SPST⁶⁴ los cuales cuentan con resistencias más pequeñas que los SSR (del orden de 0.6 Ω a 2 Ω) y operan con niveles de entrada TTL/CMOS (ideal para acoplar directamente al microcontrolador). A pesar de estas ventajas se tienen dos problemas graves: el primero de estos es que la resistencia sigue siendo considerable para la aplicación y el segundo es la incapacidad de estos dispositivos de conducir corrientes superiores a 400 mA (el P363 maneja corrientes hasta 1 A).

Finalmente se decidió utilizar relevos mecánicos los cuales cuentan con resistencias inferiores a 0.05 Ω con capacidad de soportar corrientes superiores 1A. Con esta implementación se obtuvo una mejora significativa en la operación

⁶³ Ver referencia bibliográfica 1.

⁶⁴ Del inglés Single Pole, Single Throw.

del sistema, pero es importante destacar que el consumo de corriente para activar cada relevo es bastante alto (50 mA aproximadamente).

6.4 PRUEBAS DE COMUNICACIÓN CON EL PC

Para determinar el funcionamiento de la etapa de comunicación entre el SCAP363 y el PC se realizaron dos pruebas principalmente.

La primera prueba consistió en comprobar la transmisión de los datos utilizando puerto serial convencional. Para este caso se implementó una sesión en HyperTerminal⁶⁵ en la que se recibían los datos enviados por el P363 con una tasa de transferencia de 9600 bits/s.

Fue necesario utilizar el circuito integrado **MAX232** fabricado por **Maxim**, el cual ajusta las señales del puerto serial del PC a los niveles lógicos utilizados por el microcontrolador.

El resultado de esta prueba fue bastante satisfactorio pues en cinco pruebas realizadas no se presentaron pérdida de los datos transferidos ni errores en estos.

En la segunda prueba se implementó el circuito integrado FT232BM, el cual permitió comprobar la transferencia de datos por el puerto USB. Se logró también comprobar la correcta operación del SCAP363 utilizando la fuente de alimentación de 5V.

Para las pruebas con el puerto USB se decidió utilizar la aplicación⁶⁶ desarrollada en Labview para comprobar el funcionamiento de la interfaz definitiva. Se llevaron a cabo varias transferencias de datos aumentando la velocidad de transmisión

⁶⁵ Aplicación diseñada por Microsoft ®.

⁶⁶ Ver sección 5.3

hasta alcanzar el máximo⁶⁷ de 375000 bits/s. Para tasas de transferencia superiores a 200000 bits/s existen pruebas en las cuales llegan datos errados, lo cual se puede deber a la ausencia de un control de flujo y a efectos de ruido del circuito.

Finalmente, se implementó el sistema con una tasa de 125000 bauds, para la cual no se presentaron errores en la transmisión.

En la tabla 10 se presentan las pruebas realizadas con la comunicación USB donde se describe la tasa de transferencia utilizada en cada caso y el número de veces que la transmisión fue errada (número de pruebas=10) .

Tabla 10. Pruebas realizadas para comprobar la tasa de transferencia (10 pruebas en cada caso)

TASA DE TRANSFERENCIA (BAUDIOS)	# TRANSFERENCIAS CORRECTAS
15625	10/10
31250	10/10
62500	10/10
93750	10/10
125000	10/10
187500	9/10
375000	8/10

6.5 PRUEBA DE ETAPA DE ALMACENAMIENTO

Para esta prueba se implementó un programa en el microcontrolador que almacenaba un dato conocido en cada una de las memorias para luego ser leído y presentado en pantalla. En este caso se probó el correcto direccionamiento de las ocho memorias utilizadas, así como la velocidad máxima para realizar cada función (lectura/escritura).

⁶⁷ Ver ecuación (4.11)


6.6 PRUEBA DEL SCAP363 CON CELDA DUMMY

Para comprobar el correcto funcionamiento de todo el sistema fue necesario realizar pruebas con celda dummy. Para visualizar los resultados obtenidos se utilizó la interfaz⁶⁸ diseñada en LABview.

Como celda de prueba se implementa una resistencia de 10 k Ω al 0.1 % la cual, además, permite la calibración del dispositivo⁶⁹. En este caso, es obvio que el valor de potencial de corrosión (E_{OC}) debe ser muy cercano a 0 V pues en la resistencia no ocurren reacciones electroquímicas que puedan variar este valor.

La primera prueba consiste en ejecutar una Tafel anódica con una tasa de variación de 0.5 mV/s. En la Figura 39 se muestra el resultado de esta prueba.

Figura 39. Ejemplo de Tafel catódica obtenida con el SCAP363



Fuente: Diseño de los autores del proyecto


⁶⁸ Ver sección 5.3

⁶⁹ El proceso de calibración del P363 se describe en la referencia bibliográfica 4.

En la Figura 39 se muestran dos curvas. La traza de color rojo es la obtenida al graficar el voltaje de la celda vs el logaritmo de la corriente de la celda. La gráfica azul se obtiene del ajuste lineal de la curva Tafel⁷⁰ en la región de $E_{OC}-50\text{mV}$ hasta $E_{OC}-250\text{mV}$. Para llevar a cabo esto se utiliza el algoritmo de linealización por mínimos cuadrados el cual permite determinar la pendiente de la recta, así como el corte con el eje de las abscisas.

Para comprobar el funcionamiento en todo el rango dinámico del equipo, se ejecutó una prueba partiendo de -2.5V hasta 2.5V . Esta traza es similar al resultado obtenido con una curva Tafel completa estándar, con la diferencia que el rango es mucho mayor.

Figura 40. Ejemplo de Tafel completa obtenida con el SCAP363



Fuente: Diseño de los autores del proyecto

Con estas pruebas fue posible analizar el correcto funcionamiento del sistema, tanto en la generación como en la adquisición de señales.

⁷⁰ Para mayor información ver anexo B.

CONCLUSIONES Y OBSERVACIONES

- El diseño del SCAP363 está basado en las recomendaciones de la norma ASTM G5, que propone realizar las pruebas potencioestáticas aplicando rampas de voltaje con un rango de pendientes entre 0.1 mV/s y 9.9 mV/s. Dichas pendientes se alcanzaron gracias a la implementación de un módulo de generación de señales basado en un conversor de datos digital/analógico de alto desempeño.
- Debido a la operación del P363, las responsabilidades del SCAP363 en el correcto desarrollo de las pruebas electroquímicas se reducen a garantizar que las señales generadas y las adquiridas por el sistema sean correctas. De acuerdo a los resultados obtenidos en el análisis de las etapas de generación y adquisición de las señales de voltaje y de corriente, se puede garantizar que dicha responsabilidad es cubierta a cabalidad.
- El diseño del SCAP363 lo convierte en un sistema de bajo consumo de potencia, permitiéndole ser alimentado directamente del módulo de alimentación del P363 o ser alimentado vía USB.
- La selección de la forma de alimentación del SCAP363 es hecha por un circuito selector para que no se presenten problemas en caso de conectarlo al P363 al mismo tiempo que se conecta vía USB. Esto garantiza que no se presenten daños en el circuito debido a cortocircuitos.
- La implementación de dispositivos de montaje superficial, además del módulo de alimentación externo, permitieron reducir el tamaño del dispositivo final, haciéndolo portátil y de fácil manipulación.

- El SCAP363 presenta autonomía en la ejecución de las pruebas, necesitando únicamente de herramientas externas (computador) en el procesamiento de los datos.
- La unidad de control seleccionada cumple con los requisitos impuestos por el sistema, excepto por la no transmisión de datos vía USB. Este problema fue fácilmente solucionado con la implementación de la interfaz de conversión Serial/USB, que a su vez evita complicaciones en el manejo del protocolo USB.
- El diseño del P363 impide que se realicen cambios en su estructura sin incurrir en un reemplazo total del equipo, debido a que no existe modularidad ni independencia en cada una de las etapas que lo conforman. Ante esta situación se prefirió diseñar módulos que funcionaran en paralelo con algunas etapas del P363 para permitir la automatización de procesos.
- El análisis de ruido de la etapa de adecuación para la generación y adquisición de señales de voltaje y de corriente asegura que ésta no es limitante para la resolución de los convertidores.
- La calidad de las pruebas depende en gran medida del desempeño del P363, del montaje de la celda electroquímica y de las condiciones en que éstas se realicen. El SCAP363 presenta buen desempeño para visualizar los resultados bajo las condiciones correctas. Las únicas fuentes de error que pueden alterar la medición están dadas por el rango automático, debido a que se presentan pequeñas diferencias entre la representación de un rango y otro sobre la misma medición de corriente.

RECOMENDACIONES

Los autores del proyecto se permiten proponer las siguientes recomendaciones para futuras mejoras en el sistema desarrollado que también pueden ser aplicadas a otros trabajos de grado:

- Cuando se desea actualizar un equipo existente, es necesario conocer su funcionamiento y su estructura, de manera que las etapas diseñadas se puedan acoplar correctamente y se puedan aprovechar aspectos tales como módulos de alimentación, salidas de señal, etc.
- La tendencia tecnológica en cuanto a las interfaces de comunicación se dirige al reemplazo de interfaces seriales y paralelas por interfaces USB, por lo que se recomienda que todos los trabajos de grado que se realicen en el futuro, que requieran transferencia de datos a computador, se desarrollen sobre esta interfaz. La difusión de esta interfaz hace casi obligatorio su uso en los sistemas modernos.
- El SCAP363 está diseñado de modo tal que sus funciones puedan ser expandidas. En el sistema se pueden implementar nuevas pruebas, de manera que se amplíe su utilidad.
- La capacidad de memoria del SCAP363 se puede ampliar, de manera que se puedan realizar pruebas extensas con una mayor cantidad de datos. Esto permite realizar curvas y cálculos de parámetros con mayor confiabilidad.
- El microcontrolador puede ser reemplazado por otro microcontrolador o DSP que posea módulo interno de comunicación USB, de manera que se simplifique la utilización de circuitos intermedios de comunicación, siempre y cuando los controladores de este dispositivo sean de fácil obtención. Esta

fue la razón para que en este trabajo se realizara la comunicación mediante el FT232BM.

- Las pruebas potencioestáticas deben ser realizadas con celdas electroquímicas en buenas condiciones para que los resultados sean los esperados. Una celda electroquímica en mal estado o preparada de forma incorrecta no permite simular los fenómenos de corrosión apropiadamente.
- Es muy importante que los proyectos venideros se implementen con circuitos de montaje superficial, lo cual permite reducir el tamaño de los prototipos.

BIBLIOGRAFÍA

1. AMERICAN SOCIETY FOR TESTING AND MATERIALS. Part 10, G5. *1980 Annual Book of ASTM Standards*. Philadelphia, 1980.
2. ANALOG DEVICES. *Practical Analog Design Techniques* [online]. U.S.A, 1997. Disponible desde: www.analog.com.
3. ANALOG DEVICES. *Practical design techniques for sensor signal conditioning*. Estados Unidos, Analog Devices, 1999. pag. 5.26-5.28.
4. EG&G INSTRUMENTS. *Model 363 Potenciostat/Galvanostat, Instruction Manual*.
5. FLOYD, Thomas L. *Fundamentos de Sistemas Digitales*. 7a ed. Madrid, Prentice Hall, 2000. 1256 p.
6. FONTANA, Mars G. y GREENE, Norbert D. *Corrosion Engineering*. New York, McGraw-Hill, 1967.
7. FUTURE TECHNOLOGY DEVICES. *Technical Data DS232B – FT232BM* [online], Version 1.4. Páginas 1-25, 2004. Disponible desde: <http://www.ftdichip.com>.
8. GUSTAVSSON, Mikael; WIKNER, J. Jacob y TAN Nianxiong Nick. *Cross Data Converters for Communications*. New York, Kluwer Academic Publishers. 377 p.

9. JONES, Denny A. *Principles and Prevention of Corrosion*. New Jersey, Prentice Hall, 1996.
10. MANSFELD, F. y BARTOCCI, U. *Electrochemical Corrosion Testing*. Philadelphia, American Society for Testing and Materials.
11. MOTOROLA. *Technical Data – MC68HC908GP32*, Rev 2.1 12/2.003, Secciones 9, 10 y 12.
12. NATIONAL INSTRUMENTS. *Labview Express 7.0. User manual* [online]. Disponible desde: <http://www.ni.com>.
13. SEDRA, Adel S. y SMITH, Kenneth C. *Circuitos Microelectrónicos*. 4a ed. México, Oxford University Press, 1999. 1237 p.
14. STALLINGS, William. *Organización y Arquitectura de Computadores*. 5a ed. Madrid, Prentice Hall, 2000. 760 p.
15. STOECKER, J. G.; SEIBERT, O. W. y MORRIS, P. E. *Practical Applications of the Corrosion Behavior Diagram; A Critical Evaluation*. CORROSION/80, Paper No. 76.
16. TEXAS INSTRUMENTS. *Understanding Data Converters* [online]. Application Report, 1995. Disponible desde: www.ti.com.
17. TEXAS INSTRUMENTS. *Amplifiers and Bits: An Introduction to Selecting Amplifiers for Data Converters* [online]. Application Report, 2001. Disponible desde: www.ti.com.

18. ZURILLA, A.; HOSPADARUK, V.; *Proc. SAE Congreso & Exposition*, Paper
No. 780187, 1978.

ANEXOS

ANEXO A. POTENCIOSTATO-GALVANOSTATO PRINCETON MODELO 363

El funcionamiento del sistema que se ha desarrollado está ligado a la operación del potencióstato-galvanostato Princeton Modelo 363 (P363) por lo cual a continuación se muestra una breve descripción de su funcionamiento, centrada en las especificaciones técnicas y en la interfaz con el usuario.

A.1 Especificaciones Técnicas

En la Tabla⁷¹ A1 se muestran las características técnicas más importantes del equipo, así como las condiciones necesarias para obtenerlas.

Tabla A1. Especificaciones técnicas del P363

PARÁMETRO	MIN	MAX	UNID.	CONDICIONES
Salida de Voltaje del Amplificador de Control	-30	30	V	Carga aterrizada de 30 ?
Salida de Corriente	0	1	A	Con una carga de 10
Tiempo de Ascenso	-	10	µs	De 10% a 90% con paso de 1V
Variación con la Temperatura	-	30	µV/°C	-
Voltaje de Rizado	-	20	µVrms	Desde 1 Hz a 3 kHz
Voltaje de Entrada	-10	10	V	-
Corriente de Entrada	0.1	2	nA	-
Resistencia de entrada	20	-	G O	-
Precisión (Medición de Corriente)	-	0.4	%	Valor referenciado a la escala completa

Convenciones de Polaridad

- **CORRIENTE:** La corriente positiva es anódica (oxidación en el electrodo de trabajo); la corriente negativa es catódica (reducción en el electrodo de trabajo).

⁷¹ Para un mayor detalle en las especificaciones técnicas dirigirse a la Referencia Bibliográfica 4.

- POTENCIAL: Un potencial positivo con respecto al potencial de equilibrio produce un crecimiento en la corriente positiva. Un potencial negativo produce un crecimiento en la corriente negativa.


Tamaño y Peso

- Ancho: 43.2 cm; Alto: 19 cm; Profundidad 38.1 cm.
- Peso: 8.2 kg.

A.2 Interfaz Con El Usuario

El P363 cuenta en su panel frontal con varios elementos que permiten al usuario, entre otras cosas, configurar el modo de operación del equipo, seleccionar el rango de corriente, visualizar las mediciones realizadas, etc.

Figura A1. Panel Frontal del Potenciostato



Fuente: Diseño de los autores del proyecto

Haciendo referencia a la Figura A1, cada uno de los elementos que componen el panel frontal del P363 se describen a continuación:

- a. **Interruptor On/Off:** Permite controlar la alimentación del sistema con el fin de encender y apagar el P363.
- b. **Modo:** Este permite seleccionar la operación del P363 entre modo potencióstato y modo galvanostato. En modo potencióstato (**Control E**) el sistema tiene un rango de control desde -9.999V hasta +9.999V que puede ser suministrado por un generador externo o por el mismo P363. A su vez en el modo galvanostato (**Control I**) la corriente suministrada a la celda esta dada por el producto entre los valores señalados en los indicadores **Rango De Corriente** y **Potencial/Corriente Inicial**.
- c. **Celda:** Este interruptor controla el paso de señal hacia la celda electroquímica.
- d. **Conector de la Celda:** Este elemento permite conectar el P363 con la celda electroquímica por medio de un Cable de Celda el cual cuenta en el otro extremo con cuatro terminales identificados por medio de un código de colores como se muestra a continuación:
- Terminal Rojo: Se conecta al contra-electrodo de la celda.
 - Terminal Verde: Se conecta al electrodo de trabajo de la celda.
 - Terminal Blanco: Se conecta al electrodo de referencia de la celda.
 - Terminal Negro: Disponible como una fuente de tierra de potencial.
No es requerido conectarlo para ninguno de los modos de operación.
- e. **Potencial/Corriente Inicial:** En este indicador se puede ajustar un valor de potencial o de corriente que será suministrado a la celda. Esta señal se suma algebraicamente a la señal de la **Entrada Externa** y típicamente se ajusta al potencial de corrosión (E_{oc}).

- f. **Entrada Externa:** Esta entrada permite aplicar una señal de control externa la cual, al ser adicionada con la señal del literal e., es suministrada a la celda para la ejecución de las pruebas.
- g. **Interruptor del Medidor:** Este permite seleccionar la señal, ya sea de voltaje o corriente de la celda, para ser mostrada en el **Medidor de Aguja**. Si se selecciona voltaje (E) la deflexión a fondo escala tiene un valor de $\pm 5V$, mientras que en el caso de la corriente (I) la deflexión corresponde a un valor igual al seleccionado en el **Rango de Corriente**.
- h. **Medidor de Aguja:** Este permite visualizar las señales descritas en el literal anterior. En el modo (E) indica el voltaje entre el electrodo de trabajo y el de referencias mientras que en el modo (I) muestra la corriente que pasa por el electrodo de trabajo.
- i. **Monitor de Potencial:** Consta de dos borneras donde se puede medir el potencial entre el electrodo de referencia con respecto al electrodo de trabajo. El rango del potencial de salida es de $\pm 9.999V$.
- j. **Monitor de Corriente:** En ambos modos, el potencial provisto por la salida varía directamente con la corriente. La polaridad es la misma que la mostrada por el **Medidor de Aguja** y una medida a fondo de escala en el **Rango de Corriente** corresponde a 1 A.
- k. **Rango de Corriente:** Este conjunto de siete botones establece el rango de corriente en ambos modos; sin embargo su significado difiere de un modo al otro. Para el modo **Control E**, éstos dan al operador la capacidad de hacer mediciones de corriente con mayor precisión que se extiende desde un fondo de escala de 1 μA hasta un fondo de escala de 1 A. Para más precisión se debe seleccionar el rango de corriente que provee la indicación mayor.

De forma similar, en el modo **Control I**, estos botones tienen dos funciones. La primera consiste en determinar la magnitud de la corriente controlada multiplicando el valor de la escala señalada con el valor indicado por **Potencial/Corriente Inicial**. La segunda consiste en determinar la sensibilidad de medida de forma similar descrita para el modo anterior.

- i. **Sobrecarga de Corriente:** Este indicador se activa cuando la corriente del electrodo de trabajo es más grande que dos veces el valor seleccionado en el **Rango de Corriente**. Cuando esta advertencia se activa es necesario aumentar el valor de la escala del rango de corriente para poder continuar con la prueba. Es importante aclarar que esto es válido para todas las escalas excepto para la de 1 A pues este es el valor límite que soporta el P363.

- m. **Sobrecarga del Amplificador de Control:** Cuando este indicador se activa indica que el lazo está fuera de control, es decir que el potencial del electrodo de trabajo con respecto al electrodo de referencia no es el programado. Esto se puede deber a una conexión errónea, un problema en el electrodo o a una resistencia del electrolito demasiado alta. Otra circunstancia en la cual este se activa es cuando la corriente por el electrodo de trabajo supera 1 A.

- n. **Compensación IR:** Estos controles son usados en el modo **Control E** para aplicar realimentación positiva al amplificador de control. La señal de realimentación es un voltaje producido por una corriente **I** en la resistencia entre el electrodo de trabajo y el de referencia **R**. El lazo de control del instrumento compensa automáticamente para la celda el valor de la resistencia entre el contra-electrodo y el electrodo de referencia.

ANEXO B. PRUEBA ELECTROQUIMICAS PARA CORROSIÓN

Las pruebas electroquímicas abarcan una gran cantidad de experimentos que permiten caracterizar el comportamiento de un material ante fenómenos de corrosión. En esta sección se van a describir solamente las pruebas que implementa el sistema SCAP363, las cuales fueron diseñadas con los requerimientos de los expertos de la Escuela de Ingeniería Metalúrgica y con las descripciones que se encuentran en la bibliografía.

B.1 Curva Tafel


Esta técnica tiene el propósito de medir la corriente de corrosión i_{CORR} que permite calcular la velocidad de corrosión. Con una curva Tafel se puede inferir directamente el valor de la corriente de corrosión o permitir calcular las Constantes de Tafel (β_a y β_c). Las Constantes de Tafel permiten, junto al valor de R_p (Ver Resistencia de Polarización) calcular la corriente de corrosión.

Para generar una curva tafel, es necesario aplicar una rampa de voltaje partiendo de E_{OC} y finalizando en $E_{OC}-250$ mV (**Tafel Catódica**) o en $E_{OC}+250$ mV (**Tafel Anódica**). También es muy utilizado realizar la prueba partiendo de $E_{OC}-250$ mV hasta llegar a $E_{OC}+250$ mV; esta prueba es conocida como **Tafel Completa** o simplemente Tafel. Es importante destacar que cuando se lleva a cabo esta última se puede presentar un desgaste del espécimen en la región catódica que afecta las mediciones en la región anódica.

En condiciones ideales, las curvas de Tafel presentan una característica lineal sobre un rango de voltaje determinado. Para la curva anódica se presenta desde $E_{OC}+50$ mV hasta $E_{OC}+250$ mV, a su vez para la traza catódica ocurre en el rango de $E_{OC}-50$ mV hasta $E_{OC}-250$ mV. Al calcular las pendientes de estas rectas se obtienen las constantes (β_a y β_c).


En las Figura B1 y B2 se muestran ejemplos de curvas Tafel en una celda electroquímica con acero inoxidable 430.

Figura B1 Curva Tafel Catódica-Acero Inoxidable 430



Fuente. Tomado de MANSFELD y BARTOCCI [10]

Figura B2 Curva Tafel Completa - Acero Inoxidable 430




Fuente. Tomado de MANSFELD y BARTOCCI [10]

B.2 Resistencia de polarización

La resistencia de polarización (R_p) es definida como la resistencia del espécimen a la oxidación durante la aplicación de un potencial externo. La velocidad de corrosión está directamente ligada con el valor de R_p y puede ser calculada a partir de este.

El procedimiento experimental consiste en aplicar una rampa de voltaje desde $E_{OC}-20$ mV hasta $E_{OC}+20$ mV. Típicamente se realiza con pendientes de 0.1 mV/s. Determinando la relación voltaje de celda sobre corriente de celda se obtiene el valor de R_p .

Figura B3 Curva Resistencia de Polarización – Acero Inoxidable 430



Fuente. Tomado de MANSFELD y BARTOCCI [10]

B.3 Parámetros resultantes

El objetivo general de ejecutar pruebas electroquímicas es cuantificar el valor de la *velocidad de corrosión*. La siguiente ecuación permite calcular este parámetro:

$$\text{Velocidad de Corrosión} = \frac{0.13 \times I_{CORR} \times E.W}{A \times d} \quad (\text{B.1})$$

Donde E.W es el peso equivalente (g/eq), A es el área (cm²), d es la densidad de la muestra (g/cm³), I_{CORR} es la corriente de corrosión y 0.13 es un factor de escala.

Para un material dado, todos los anteriores parámetros son conocidos, exceptuando la I_{CORR} , la cual es calculada de los resultados de las pruebas de corrosión.

La relación que permite determinar el valor de la corriente de corrosión es:

$$I_{CORR} = \frac{b_A \times b_C}{2.3 \times R_p \times (b_A \times b_C)} \quad (B.2)$$


B.4 Polarización Anódica Potenciodinámica

El propósito de esta prueba es determinar las características de la región activa/pasiva de una celda electroquímica.

El procedimiento consiste en aplicar una rampa de voltaje partiendo de E_{OC} y siguiendo una pendiente positiva hasta que el potencial sea suficiente para oxidar la solución de prueba. La pendiente típica para ejecutar esta prueba es 0.1mV/s.

Es recomendable utilizar rampas de voltaje con pendientes muy pequeñas para evitar problemas con la pasivación del material. En esta prueba se pueden cuantificar los parámetros críticos para corriente y voltaje de un material. En la Figura B4 se observa una típica curva anódica potenciodinámica, donde se evidencian la región activa, pasiva y transpasiva; así como el punto donde la corriente es máxima.

Figura B4 Curva Anódica Potenciodinámica



Fuente. Tomado de ZURILLA y HOSPADARUK [18]

Si se desea consultar más información sobre las pruebas realizadas favor referirse a la bibliografía 10.

ANEXO C. HOJAS DE DATOS

En este anexo se presentan las especificaciones de los circuitos integrados⁷² utilizados en la implementación del SCAP363. Para mayor información referirse a las hojas de datos del fabricante.

⁷² Tomado directamente de la hoja de datos del fabricante.

C.1 CONVERSOR DIGITAL/ANALÓGICO – AD5542



5 V, Serial-Input Voltage-Output, 16-Bit DACs

AD5541/AD5542

FEATURES

- Full 16-Bit Performance
- 5 V Single Supply Operation
- Low Power
- Short Settling Time
- Unbuffered Voltage Output Capable of Driving 60 k Ω Loads Directly
- SPI™/QSPI™/MICROWIRE™-Compatible Interface Standards
- Power-On Reset Clears DAC Output to 0 V (Unipolar Mode)
- Schmitt Trigger Inputs for Direct Optocoupler Interface

APPLICATIONS

- Digital Gain and Offset Adjustment
- Automatic Test Equipment
- Data Acquisition Systems
- Industrial Process Control

GENERAL DESCRIPTION

The AD5541 and AD5542 are single, 16-bit, serial input, voltage output DACs that operate from a single 5 V \pm 10% supply.


The AD5541 and AD5542 utilize a versatile 3-wire interface that is compatible with SPI, QSPI, MICROWIRE, and DSP interface standards.

These DACs provide 16-bit performance without any adjustments. The DAC output is unbuffered, which reduces power consumption and offset errors contributed to by an output buffer.

The AD5542 can be operated in bipolar mode generating a $\pm V_{REF}$ output swing. The AD5542 also includes Kelvin sense connections for the reference and analog ground pins to reduce layout sensitivity.

The AD5541 and AD5542 are available in an SO package.

FUNCTIONAL BLOCK DIAGRAMS



PRODUCT HIGHLIGHTS

1. Single Supply Operation.
The AD5541 and AD5542 are fully specified and guaranteed for a single 5 V \pm 10% supply.
2. Low Power Consumption.
These parts consume typically 1.5 mW with a 5 V supply.
3. 3-Wire Serial Interface.
4. Unbuffered output capable of driving 60 k Ω loads.
This reduces power consumption as there is no internal buffer to drive.
5. Power-On Reset circuitry.

AD5541/AD5542—SPECIFICATIONS ($V_{DD} = 5\text{ V} \pm 10\%$, $V_{REF} = 2.5\text{ V}$, $AGND = DGND = 0\text{ V}$. All specifications $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

Parameter	Min	Typ	Max	Unit	Test Condition
STATIC PERFORMANCE					
Resolution	16			Bits	
Relative Accuracy, INL		± 0.5	± 1.0	LSB	L, C Grades
		± 0.5	± 2.0	LSB	B, J Grades
		± 0.5	± 4.0	LSB	A Grade
Differential Nonlinearity		± 0.5	± 1.0	LSB	Guaranteed Monotonic
			± 1.5	LSB	J Grade
Gain Error		-1.5	± 5	LSB	$T_A = 25^\circ\text{C}$
			± 7	LSB	
Gain Error Temperature Coefficient		± 0.1		ppm/ $^\circ\text{C}$	
Zero Code Error		0.3	± 1	LSB	$T_A = 25^\circ\text{C}$
			± 2	LSB	
Zero Code Temperature Coefficient		± 0.05		ppm/ $^\circ\text{C}$	
AD5542					
Bipolar Resistor Matching		1.000		Ω/Ω	R_{FB}/R_{INV} ; Typically $R_{FB} = R_{INV} = 28\text{ k}\Omega$
		± 0.0015	± 0.0076	%	Ratio Error
Bipolar Zero Offset Error		± 1	± 5	LSB	$T_A = 25^\circ\text{C}$
			± 7	LSB	
Bipolar Zero Temperature Coefficient		± 0.2		ppm/ $^\circ\text{C}$	
OUTPUT CHARACTERISTICS					
Output Voltage Range	0		$V_{REF} - 1\text{ LSB}$	V	Unipolar Operation
	$-V_{REF}$		$V_{REF} - 1\text{ LSB}$	V	AD5542 Bipolar Operation
Output Voltage Settling Time		1		μs	to 1/2 LSB of FS, $C_L = 10\text{ pF}$
Slew Rate		25		V/ μs	$C_L = 10\text{ pF}$, Measured from 0% to 63%
Digital-to-Analog Glitch Impulse		10		nV-s	1 LSB Change Around the Major Carry
Digital Feedthrough		10		nV-s	All 1s Loaded to DAC, $V_{REF} = 2.5\text{ V}$
DAC Output Impedance		6.25		$\text{k}\Omega$	Tolerance Typically 20%
Power Supply Rejection Ratio			± 1.0	LSB	$\Delta V_{DD} \pm 10\%$
DAC REFERENCE INPUT					
Reference Input Range	2.0		V_{DD}	V	
Reference Input Resistance ²	9			$\text{k}\Omega$	Unipolar Operation
	7.5			$\text{k}\Omega$	AD5542, Bipolar Operation
LOGIC INPUTS					
Input Current			± 1	μA	
V_{INL} , Input Low Voltage			0.8	V	
V_{INH} , Input High Voltage	2.4			V	
Input Capacitance ³			10	pF	
Hysteresis Voltage ³		0.4		V	
REFERENCE					
Reference -3 dB Bandwidth		1.3		MHz	All 1s Loaded
Reference Feedthrough		1		mV p-p	All 0s Loaded, $V_{REF} = 1\text{ V}$ p-p at 100 kHz
Signal-to-Noise Ratio		92		dB	
Reference Input Capacitance		75		pF	Code 0000 Hex
		120		pF	Code FFFF Hex
POWER REQUIREMENTS					
V_{DD}	4.50		5.50	V	
I_{DD}		0.3	1.1	mA	
Power Dissipation		1.5	6.05	mW	

C.2 CONVERSOR ANALÓGICO/DIGITAL – AD7705



3 V/5 V, 1 mW
2-/3-Channel 16-Bit, Sigma-Delta ADCs

AD7705/AD7706*

FEATURES

AD7705: Two Fully Differential Input Channel ADCs
AD7706: Three Pseudo Differential Input Channel ADCs
16 Bits No Missing Codes
0.003% Nonlinearity
Programmable Gain Front End
Gains from 1 to 128
Three-Wire Serial Interface
SPI™, QSPI™, MICROWIRE™ and DSP Compatible
Schmitt Trigger Input on SCLK
Ability to Buffer the Analog Input
2.7 V to 3.3 V or 4.75 V to 5.25 V Operation
Power Dissipation 1 mW max @ 3 V
Standby Current 8 μ A max
16-Lead DIP, 16-Lead SOIC and TSSOP Packages

GENERAL DESCRIPTION


The AD7705/AD7706 are complete analog front ends for low frequency measurement applications. These two-/three-channel devices can accept low level input signals directly from a transducer and produce a serial digital output. They employ a sigma-delta conversion technique to realize up to 16 bits of no missing codes performance. The selected input signal is applied to a proprietary programmable gain front end based around an analog modulator. The modulator output is processed by an on-chip digital filter. The first notch of this digital filter can be programmed via an on-chip control register allowing adjustment of the filter cutoff and output update rate.

The AD7705/AD7706 operate from a single 2.7 V to 3.3 V or 4.75 V to 5.25 V supply. The AD7705 features two fully differential analog input channels while the AD7706 features three pseudo differential input channels. Both devices feature a differential reference input. Input signal ranges of 0 mV to +20 mV through 0 V to +2.5 V can be incorporated on both devices when operating with a V_{DD} of 5 V and a reference of 2.5 V. They can also handle bipolar input signal ranges of ± 20 mV through ± 2.5 V, which are referenced to the AIN(-) inputs on the AD7705 and to the COMMON input on the AD7706. The AD7705/AD7706, with 3 V supply and a 1.225 V reference, can handle unipolar input signal ranges of 0 mV to +10 mV through 0 V to +1.225 V. Its bipolar input signal ranges are ± 10 mV through ± 1.225 V. The AD7705/AD7706 thus perform all signal conditioning and conversion for a two- or three-channel system.

The AD7705/AD7706 are ideal for use in smart, microcontroller or DSP-based systems. They feature a serial interface that can be configured for three-wire operation. Gain settings, signal polarity and update rate selection can be configured in software

*Protected by U.S. Patent Number 5,134,401.
SPI and QSPI are trademarks of Motorola, Inc.
MICROWIRE is a trademark of National Semiconductor.

FUNCTIONAL BLOCK DIAGRAM



using the input serial port. The part contains self-calibration and system calibration options to eliminate gain and offset errors on the part itself or in the system.

CMOS construction ensures very low power dissipation, and the power-down mode reduces the standby power consumption to 20 μ W typ. These parts are available in a 16-lead, 0.3 inch-wide, plastic dual-in-line package (DIP), a 16-lead wide body (0.3 inch) small outline (SOIC) package and also a low profile 16-lead TSSOP.

PRODUCT HIGHLIGHTS

1. The AD7705/AD7706 consumes less than 1 mW at 3 V supplies and 1 MHz master clock, making it ideal for use in low power systems. Standby current is less than 8 μ A.
2. The programmable gain input allows the AD7705/AD7706 to accept input signals directly from a strain gage or transducer, removing a considerable amount of signal conditioning.
3. The AD7705/AD7706 is ideal for microcontroller or DSP processor applications with a three-wire serial interface reducing the number of interconnect lines and reducing the number of opto-couplers required in isolated systems.
4. The part features excellent static performance specifications with 16 bits, no missing codes, $\pm 0.003\%$ accuracy and low rms noise (< 600 nV). Endpoint errors and the effects of temperature drift are eliminated by on-chip calibration options, which remove zero-scale and full-scale errors.

AD7705/AD7706—SPECIFICATIONS ($V_{DD} = +3\text{ V}$ or 5 V , REF IN(+) = $+1.225\text{ V}$ with $V_{DD} = 3\text{ V}$ and $+2.5\text{ V}$ with $V_{DD} = 5\text{ V}$; REF IN(-) = GND; MCLK IN = 2.4576 MHz unless otherwise noted. All specifications T_{MIN} to T_{MAX} unless otherwise noted.)

Parameter	B Version ¹	Units	Conditions/Comments
STATIC PERFORMANCE			
No Missing Codes	16	Bits min	Guaranteed by Design. Filter Notch < 60 Hz
Output Noise	See Tables I and III		Depends on Filter Cutoffs and Selected Gain
Integral Nonlinearity ²	± 0.003	% of FSR max	Filter Notch < 60 Hz. Typically $\pm 0.0003\%$
Unipolar Offset Error	See Note 3		
Unipolar Offset Drift ⁴	0.5	$\mu\text{V}/^\circ\text{C}$ typ	
Bipolar Zero Error	See Note 3		
Bipolar Zero Drift ⁴	0.5	$\mu\text{V}/^\circ\text{C}$ typ	For Gains 1, 2 and 4
	0.1	$\mu\text{V}/^\circ\text{C}$ typ	For Gains 8, 16, 32, 64 and 128
Positive Full-Scale Error ⁵	See Note 3		
Full-Scale Drift ^{4,6}	0.5	$\mu\text{V}/^\circ\text{C}$ typ	
Gain Error ⁷	See Note 3		
Gain Drift ^{4,8}	0.5	ppm of FSR/ $^\circ\text{C}$ typ	
Bipolar Negative Full-Scale Error ²	± 0.003	% of FSR typ	Typically $\pm 0.001\%$
Bipolar Negative Full-Scale Drift ⁴	1	$\mu\text{V}/^\circ\text{C}$ typ	For Gains of 1 to 4
	0.6	$\mu\text{V}/^\circ\text{C}$ typ	For Gains of 8 to 128
ANALOG INPUTS/REFERENCE INPUTS			
Input Common-Mode Rejection (CMR) ²			Specifications for AIN and REF IN Unless Noted
$V_{DD} = 5\text{ V}$			
Gain = 1	96	dB typ	
Gain = 2	105	dB typ	
Gain = 4	110	dB typ	
Gain = 8→128	130	dB typ	
$V_{DD} = 3\text{ V}$			
Gain = 1	105	dB typ	
Gain = 2	110	dB typ	
Gain = 4	120	dB typ	
Gain = 8→128	130	dB typ	
Normal-Mode 50 Hz Rejection ²	98	dB typ	For Filter Notches of 25 Hz, 50 Hz, $\pm 0.02 \times f_{SOTCIN}$
Normal-Mode 60 Hz Rejection ²	98	dB typ	For Filter Notches of 20 Hz, 60 Hz, $\pm 0.02 \times f_{SOTCIN}$
Common-Mode 50 Hz Rejection ²	150	dB typ	For Filter Notches of 25 Hz, 50 Hz, $\pm 0.02 \times f_{SOTCIN}$
Common-Mode 60 Hz Rejection ²	150	dB typ	For Filter Notches of 20 Hz, 60 Hz, $\pm 0.02 \times f_{SOTCIN}$
Absolute/Common-Mode REF IN Voltage ²	GND to V_{DD}	V min to V max	
Absolute/Common-Mode AIN Voltage ^{2,9}	GND - 30 mV	V min	BUF Bit of Setup Register = 0
	$V_{DD} + 30\text{ mV}$	V max	
	GND + 50 mV	V min	BUF Bit of Setup Register = 1
	$V_{DD} - 1.5\text{ V}$	V max	
	1	nA max	
AIN DC Input Current ²	10	pF max	
AIN Sampling Capacitance ²	0 to $+V_{REF}/\text{GAIN}$ ¹¹	nom	Unipolar Input Range (B/U Bit of Setup Register = 1)
AIN Differential Voltage Range ¹⁰	$\pm V_{REF}/\text{GAIN}$	nom	Bipolar Input Range (B/U Bit of Setup Register = 0)
	$\text{GAIN} \times f_{CLKIN}/64$		For Gains of 1 to 4
	$f_{CLKIN}/8$		For Gains of 8 to 128
AIN Input Sampling Rate, f_s			
Reference Input Range			
REF IN(+) - REF IN(-) Voltage	1/1.75	V min/max	$V_{DD} = 2.7\text{ V}$ to 3.3 V . $V_{REF} = 1.225 \pm 1\%$ for Specified Performance
REF IN(+) - REF IN(-) Voltage	1/3.5	V min/max	$V_{DD} = 4.75\text{ V}$ to 5.25 V . $V_{REF} = 2.5 \pm 1\%$ for Specified Performance
REF IN Input Sampling Rate, f_s	$f_{CLKIN}/64$		
LOGIC INPUTS			
Input Current			
All Inputs Except MCLK IN	± 1	μA max	Typically $\pm 20\text{ nA}$
MCLK	± 10	μA max	Typically $\pm 2\text{ }\mu\text{A}$
All Inputs Except SCLK and MCLK IN			
V_{INL} , Input Low Voltage	0.8	V max	$V_{DD} = 5\text{ V}$
	0.4	V max	$V_{DD} = 3\text{ V}$
V_{INL} , Input High Voltage	2.0	V min	$V_{DD} = 3\text{ V}$ and 5 V
			$V_{DD} = 5\text{ V}$ NOMINAL
SCLK Only (Schmitt Triggered Input)			
V_{T+}	1.4/3	V min/V max	
V_{T-}	0.8/1.4	V min/V max	
$V_{T+} - V_{T-}$	0.4/0.8	V min/V max	
SCLK Only (Schmitt Triggered Input)			
V_{T+}	1/2.5	V min/V max	$V_{DD} = 3\text{ V}$ NOMINAL
V_{T-}	0.4/1.1	V min/V max	
$V_{T+} - V_{T-}$	0.375/0.8	V min/V max	
MCLK IN Only			
V_{INL} , Input Low Voltage	0.8	V max	$V_{DD} = 5\text{ V}$ NOMINAL
V_{INL} , Input High Voltage	3.5	V min	
MCLK IN Only			
V_{INL} , Input Low Voltage	0.4	V max	$V_{DD} = 3\text{ V}$ NOMINAL
V_{INL} , Input High Voltage	2.5	V min	

C.3 MEMORIA SERIAL 24LC256



MICROCHIP 24AA256/24LC256/24FC256

256K Bit I²C™ CMOS Serial EEPROM

DEVICE SELECTION TABLE

Part Number	V _{CC} Range	Max Clock Frequency	Temp Ranges
24AA256	1.8-5.5V	400 kHz [†]	C
24LC256	2.5-5.5V	400 kHz [‡]	I, E
24FC256	2.5-5.5V	1 MHz	I

[†]100 kHz for V_{CC} < 2.5V.
[‡]100 kHz for E temperature range.


FEATURES

- Low power CMOS technology
 - Maximum write current 3 mA at 5.5V
 - Maximum read current 400 µA at 5.5V
 - Standby current 100 nA typical at 5.5V
- 2-wire serial interface bus, I²C compatible
- Cascadable for up to eight devices
- Self-timed ERASE/WRITE cycle
- 64-byte page-write mode available
- 5 ms max write-cycle time
- Hardware write protect for entire array
- Output slope control to eliminate ground bounce
- Schmitt trigger inputs for noise suppression
- 100,000 erase/write cycles guaranteed
- Electrostatic discharge protection > 4000V
- Data retention > 200 years
- 8-pin PDIP and SOIC (208 mil) packages
- Temperature ranges:
 - Commercial (C): 0°C to +70°C
 - Industrial (I): -40°C to +85°C
 - Automotive (E): -40°C to +125°C


DESCRIPTION

The Microchip Technology Inc. 24AA256/24LC256/24FC256 (24XX256*) is a 32K x 8 (256K bit) Serial Electrically Erasable PROM, capable of operation across a broad voltage range (1.8V to 5.5V). It has been developed for advanced, low power applications such as personal communications or data acquisition. This device also has a page-write capability of up to 64 bytes of data. This device is capable of both random and sequential reads up to the 256K boundary. Functional address lines allow up to eight devices on the same bus, for up to 2M bit address space. This device is available in the standard 8-pin plastic DIP and 8-pin SOIC (208 mil) packages.

PACKAGE TYPE



BLOCK DIAGRAM



24AA256/24LC256/24FC256

1.0 ELECTRICAL CHARACTERISTICS

1.1 Maximum Ratings*

V _{CC}	7.0V
All inputs and outputs w.r.t. V _{SS}	-0.6V to V _{CC} +1.0V
Storage temperature.....	-65°C to +150°C
Ambient temp. with power applied.....	-65°C to +125°C
Soldering temperature of leads (10 seconds).....	+300°C
ESD protection on all pins.....	±4 kV

*Notice: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at those or any other conditions above those indicated in the operational listings of this specification is not implied. Exposure to maximum rating conditions for extended periods may affect device reliability.

TABLE 1-1 PIN FUNCTION TABLE


Name	Function
A0, A1, A2	User Configurable Chip Selects
VSS	Ground
SDA	Serial Data
SCL	Serial Clock
WP	Write Protect Input
VCC	+1.8 to 5.5V (24AA256) +2.5 to 5.5V (24LC256,24FC256)

TABLE 1-2 DC CHARACTERISTICS

Parameter	Symbol	Min	Max	Units	Conditions
A0, A1, A2, SCL, SDA, and WP pins: High level input voltage	V _{IH}	0.7 V _{CC}	—	V	V _{CC} = 2.5V V _{CC} < 2.5V V _{CC} = 2.5V (Note)
Low level input voltage	V _{IL}	—	0.3 V _{CC}	V	
Hysteresis of Schmitt Trigger inputs (SDA, SCL pins)	V _{HYS}	0.05 V _{CC}	—	V	
Low level output voltage	V _{OL}	—	0.40	V	I _{OL} = 3.0 mA @ V _{CC} = 4.5V I _{OL} = 2.1 mA @ V _{CC} = 2.5V
Input leakage current	I _{IU}	-10	10	μA	V _{IN} = V _{SS} or V _{CC} , WP = V _{SS} V _{IN} = V _{SS} or V _{CC} , WP = V _{CC}
Output leakage current	I _{LO}	-10	10	μA	V _{OUT} = V _{SS} or V _{CC}
Pin capacitance (all inputs/outputs)	C _{IN} , C _{OUT}	—	10	pF	V _{CC} = 5.0V (Note) T _{amb} = 25°C, f _c = 1 MHz
Operating current	I _{CC} Read	—	400	μA	V _{CC} = 5.5V, SCL = 400 kHz V _{CC} = 5.5V
	I _{CC} Write	—	3	mA	
Standby current	I _{CCS}	—	1	μA	SCL = SDA = V _{CC} = 5.5V A0, A1, A2, WP = V _{SS}

Note: This parameter is periodically sampled and not 100% tested.

FIGURE 1-1: BUS TIMING DATA



AC CHARACTERISTICS

All parameters apply across the specified operating ranges unless otherwise noted.	Commercial (C): $V_{CC} = +1.8V$ to $5.5V$		Industrial (I): $V_{CC} = +2.5V$ to $5.5V$		Automotive (E): $V_{CC} = +4.5V$ to $5.5V$		$T_{amb} = 0^{\circ}C$ to $+70^{\circ}C$ $T_{amb} = -40^{\circ}C$ to $+85^{\circ}C$ $T_{amb} = -40^{\circ}C$ to $125^{\circ}C$	
	Symbol	Min	Max	Units	Conditions			
Clock frequency	F_{CLK}	— — — —	100 100 400 1000	kHz	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
Clock high time	T_{HIGH}	4000 4000 600 500	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
Clock low time	T_{LOW}	4700 4700 1300 500	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
SDA and SCL rise time (Note 1)	T_R	— — — —	1000 1000 300 300	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
SDA and SCL fall time (Note 1)	T_F	— —	300 100	ns	All except 24FC256 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
START condition hold time	$T_{HD:STA}$	4000 4000 600 250	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
START condition setup time	$T_{SU:STA}$	4700 4700 600 250	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
Data input hold time	$T_{HD:DAT}$	0	—	ns	(Note 2)			
Data input setup time	$T_{SU:DAT}$	250 250 100 100	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
STOP condition setup time	$T_{SU:STO}$	4000 4000 600 250	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
WP setup time	$T_{SU:WP}$	4000 4000 600 600	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
WP hold time	$T_{HD:WP}$	4700 4700 1300 1300	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
Output valid from clock (Note 2)	T_{AA}	— — — —	3500 3500 900 400	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
Bus free time: Time the bus must be free before a new transmission can start	T_{BUF}	4700 4700 1300 500	— — — —	ns	$4.5V \leq V_{CC} \leq 5.5V$ (E Temp range) $1.8V \leq V_{CC} \leq 2.5V$ $2.5V \leq V_{CC} \leq 5.5V$ 24FC256 ($2.5V \leq V_{CC} \leq 5.5V$)			
Output fall time from V_{IH} minimum to V_{L} maximum $C_B \leq 100$ pF	T_{DF}	$10 + 0.1C_B$	250 250	ns	All except 24FC256 (Note 1) 24FC256 (Note 1)			

C.4 REGULADOR 8V –LM2937



July 2000

LM2937 500 mA Low Dropout Regulator

General Description

The LM2937 is a positive voltage regulator capable of supplying up to 500 mA of load current. The use of a PNP power transistor provides a low dropout voltage characteristic. With a load current of 500 mA, the minimum input to output voltage differential required for the output to remain in regulation is typically 0.5V (1V guaranteed maximum over the full operating temperature range). Special circuitry has been incorporated to minimize the quiescent current to typically only 10 mA with a full 500 mA load current when the input to output voltage differential is greater than 3V.

The LM2937 requires an output bypass capacitor for stability. As with most low dropout regulators, the ESR of this capacitor remains a critical design parameter, but the LM2937 includes special compensation circuitry that relaxes ESR requirements. The LM2937 is stable for all ESR below 3Ω. This allows the use of low ESR chip capacitors.

Ideally suited for automotive applications, the LM2937 will protect itself and any load circuitry from reverse battery con-


nections, two-battery jumps and up to +60V/-50V load dump transients. Familiar regulator features such as short circuit and thermal shutdown protection are also built in.

Features


- Fully specified for operation over -40°C to +125°C
- Output current in excess of 500 mA
- Output trimmed for 5% tolerance under all operating conditions
- Typical dropout voltage of 0.5V at full rated load current
- Wide output capacitor ESR range, up to 3Ω
- Internal short circuit and thermal overload protection
- Reverse battery protection
- 60V input transient protection
- Mirror image insertion protection

LM2937 500 mA Low Dropout Regulator


Connection Diagram and Ordering Information




Front View
Order Number LM2937ET-5.0, LM2937ET-8.0,
LM2937ET-10, LM2937ET-12 or LM2937ET-15
See NS Package Number T03B



Front View
Order Number LM2937IMP-5.0,
LM2937IMP-8.0, LM2937IMP-10,
LM2937IMP-12 or LM2937IMP-15
See NS Package Number MP04A



Top View
Order Number LM2937ES-5.0, LM2937ES-8.0,
LM2937ES-10, LM2937ES-12 or LM2937ES-15
See NS Package Number TS3B



Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Input Voltage	
Continuous	26V
Transient ($t \leq 100$ ms)	60V
Internal Power Dissipation (Note 2)	Internally Limited
Maximum Junction Temperature	150°C
Storage Temperature Range	-65°C to +150°C
TO-220 (10 seconds)	260°C

TO-263 (10 seconds)	230°C
SOT-223 (Vapor Phase, 60 seconds)	215°C
SOT-223 (Infrared, 15 seconds)	220°C
ESD Susceptibility (Note 3)	2 kV

Operating Conditions (Note 1)

Temperature Range (Note 2)	
LM2937ET, LM2937ES	-40°C \leq T_J \leq 125°C
LM2937IMP	-40°C \leq T_J \leq 85°C
Maximum Input Voltage	26V

Electrical Characteristics

$V_{IN} = V_{NOM} + 5V$, (Note 4) $I_{OUTmax} = 500$ mA for the TO-220 and TO-263 packages, $I_{OUTmax} = 400$ mA for the SOT-223 package, $C_{OUT} = 10$ μ F unless otherwise indicated. Boldface limits apply over the entire operating temperature range of the indicated device, all other specifications are for $T_A = T_J = 25^\circ$ C.

Output Voltage (V_{OUT})		5V		8V		10V		Units
Parameter	Conditions	Typ	Limit	Typ	Limit	Typ	Limit	
Output Voltage	$5 \text{ mA} \leq I_{OUT} \leq I_{OUTmax}$	5.00	4.85	8.00	7.76	10.00	9.70	V(Min)
			4.75		7.60		9.50	V(Min)
			5.15		8.24		10.30	V(Max)
			5.25		8.40		10.50	V(Max)
Line Regulation	$(V_{OUT} + 2V) \leq V_{IN} \leq 26V$, $I_{OUT} = 5 \text{ mA}$	15	50	24	80	30	100	mV(Max)
Load Regulation	$5 \text{ mA} \leq I_{OUT} \leq I_{OUTmax}$	5	50	8	80	10	100	mV(Max)
Quiescent Current	$(V_{OUT} + 2V) \leq V_{IN} \leq 26V$, $I_{OUT} = 5 \text{ mA}$	2	10	2	10	2	10	mA(Max)
								$V_{IN} = (V_{OUT} + 5V)$, $I_{OUT} = I_{OUTmax}$
Output Noise Voltage	10 Hz–100 kHz $I_{OUT} = 5 \text{ mA}$	150		240		300		μ Vrms
Long Term Stability	1000 Hrs.	20		32		40		mV
Dropout Voltage	$I_{OUT} = I_{OUTmax}$	0.5	1.0	0.5	1.0	0.5	1.0	V(Max)
		110	250	110	250	110	250	mV(Max)
Short-Circuit Current		1.0	0.6	1.0	0.6	1.0	0.6	A(Min)
Peak Line Transient Voltage	$t_t < 100$ ms, $R_L = 100\Omega$	75	60	75	60	75	60	V(Min)
Maximum Operational Input Voltage			26		26		26	V(Min)
Reverse DC Input Voltage	$V_{OUT} \geq -0.6V$, $R_L = 100\Omega$	-30	-15	-30	-15	-30	-15	V(Min)
Reverse Transient Input Voltage	$t_t < 1$ ms, $R_L = 100\Omega$	-75	-50	-75	-50	-75	-50	V(Min)

C.5 REGULADOR 5V – ADP3334



High Accuracy, Low I_Q , anyCAP®
Adjustable Low Dropout Regulator

ADP3334


FEATURES

High Accuracy over Line and Load: $\pm 0.9\%$ @ 25°C,
 $\pm 1.8\%$ over Temperature
500 mA Current Capability
Ultralow Dropout Voltage
Requires Only $C_O = 1.0 \mu\text{F}$ for Stability
anyCAP = Stable with Any Type of Capacitor
(Including MLCC)
Current and Thermal Limiting
Low Noise
Low Shutdown Current: $< 1.0 \mu\text{A}$ (Typ)
2.6 V to 11 V Supply Range
1.5 V to 10 V Output Range
-40°C to +85°C Ambient Temperature Range

APPLICATIONS

Cellular Phones
TFT LCD Modules
Camcorders, Cameras
Networking Systems, DSL/Cable Modems
Cable Set-Top Boxes
DSP Supplies
Personal Digital Assistants

FUNCTIONAL BLOCK DIAGRAM



GENERAL DESCRIPTION

The ADP3334 is a member of the ADP333x family of precision low dropout anyCAP voltage regulators. The ADP3334 operates with an input voltage range of 2.6 V to 11 V and delivers a continuous load current up to 500 mA. The novel anyCAP architecture requires only a very small 1 μF output capacitor for stability, and the LDO is insensitive to the capacitor's equivalent series resistance (ESR). This makes the ADP3334 stable with any capacitor, including ceramic (MLCC) types for space restricted applications.

The ADP3334 achieves exceptional accuracy of $\pm 0.9\%$ at room temperature and $\pm 1.8\%$ over temperature, line, and load. The dropout voltage of the ADP3334 is only 200 mV (typical) at 500 mA. This device also includes a safety current limit, thermal overload protection, and a shutdown feature. In shutdown mode, the ground current is reduced to less than 1 μA . The ADP3334 has low quiescent current of 90 μA (typical) in light load situations.

The ADP3334 is available in three different package options:

1. Excellent thermal capability, space saving 3 mm \times 3 mm LFCSP.
2. Popular low profile MSOP-8.
3. Traditional thermal enhanced SOIC-8.




Figure 1. Typical Application Circuit

ADP3334—SPECIFICATIONS^{1, 2, 3} ($V_{IN} = 6.0\text{ V}$, $C_{IN} = C_{OUT} = 1.0\ \mu\text{F}$, $T_A = -40^\circ\text{C}$ to $+85^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Conditions	Min	Typ	Max	Unit
OUTPUT						
Voltage Accuracy ⁴	V_{OUT}	$V_{IN} = V_{OUT(NOM)} + 0.4\text{ V}$ to 11 V $I_L = 0.1\text{ mA}$ to 500 mA $T_A = 25^\circ\text{C}$	-0.9		+0.9	%
		$V_{IN} = V_{OUT(NOM)} + 0.4\text{ V}$ to 11 V $I_L = 0.1\text{ mA}$ to 500 mA $T_A = 85^\circ\text{C}$	-1.8		+1.8	%
		$V_{IN} = V_{OUT(NOM)} + 0.4\text{ V}$ to 11 V $I_L = 0.1\text{ mA}$ to 500 mA $T_J = 150^\circ\text{C}$	-2.3		+2.3	%
Line Regulation ⁴		$V_{IN} = V_{OUT(NOM)} + 0.4\text{ V}$ to 11 V $I_L = 0.1\text{ mA}$ $T_A = 25^\circ\text{C}$		0.04		mV/V
Load Regulation		$I_L = 0.1\text{ mA}$ to 500 mA $T_A = 25^\circ\text{C}$		0.04		mV/mA
Dropout Voltage	V_{DROP}	$V_{OUT} = 98\%$ of $V_{OUT(NOM)}$ $I_L = 500\text{ mA}$		200	400	mV
		$I_L = 300\text{ mA}$		140	250	mV
		$I_L = 100\text{ mA}$		60	140	mV
		$I_L = 1\text{ mA}$		10		mV
Peak Load Current	$I_{L,DPK}$	$V_{IN} = V_{OUT(NOM)} + 1\text{ V}$		800		mA
Output Noise	V_{NOISE}	$f = 10\text{ Hz} - 100\text{ kHz}$, $C_L = 10\ \mu\text{F}$ $I_L = 500\text{ mA}$, $C_{NR} = 10\text{ nF}$		27		$\mu\text{V rms}$
		$f = 10\text{ Hz} - 100\text{ kHz}$, $C_L = 10\ \mu\text{F}$ $I_L = 500\text{ mA}$, $C_{NR} = 10\text{ nF}$		45		$\mu\text{V rms}$
		$I_L = 500\text{ mA}$, $C_{NR} = 0\text{ nF}$				
GROUND CURRENT⁵						
In Regulation	I_{GND}	$I_L = 500\text{ mA}$		4.5	10	mA
		$I_L = 300\text{ mA}$		2.6	6	mA
		$I_L = 50\text{ mA}$		0.5	1.5	mA
		$I_L = 0.1\text{ mA}$		90	130	μA
In Dropout	I_{GND}	$V_{IN} = V_{OUT(NOM)} - 100\text{ mV}$ $I_L = 0.1\text{ mA}$		150	450	μA
In Shutdown	I_{GNDSD}	$SD = 6\text{ V}$, $V_{IN} = 11\text{ V}$		0.9	3	μA
SHUTDOWN						
Threshold Voltage	V_{THSD}	LDO OFF LDO ON	2.0		0.4	V V
SD Input Current	I_{SD}	$0 \leq SD \leq 5\text{ V}$		1.2	3	μA
Output Current in Shutdown	I_{OSD}	$SD = 2\text{ V}$, $V_{IN} = 11\text{ V}$		0.01	5	μA

NOTES

¹All limits at temperature extremes are guaranteed via correlation using standard statistical quality control (SQC) methods.

²Ambient temperature of 85°C corresponds to a junction temperature of 125°C under pulsed full load test conditions.

³Application stable with no load.

⁴ $V_{IN} = 2.6\text{ V}$ to 11 V for $V_{OUT(NOM)} \leq 2.2\text{ V}$.

⁵Ground current includes current through external resistors.

Specifications subject to change without notice.

C.6 REGULADOR (BAND-GAP) 2.5V – REF192



Precision Micropower, Low Dropout Voltage References

REF19x Series

FEATURES

Initial Accuracy: ± 2 mV Max
 Temperature Coefficient: 5 ppm/ $^{\circ}$ C Max
 Low Supply Current: 45 μ A Max
 Sleep Mode: 15 μ A Max
 Low Dropout Voltage
 Load Regulation: 4 ppm/mA
 Line Regulation: 4 ppm/V
 High Output Current: 30 mA
 Short Circuit Protection

APPLICATIONS

Portable Instrumentation
 A-to-D and D-to-A Converters
 Smart Sensors
 Solar Powered Applications
 Loop Current Powered Instrumentations

GENERAL DESCRIPTION

REF19x series precision band gap voltage references use a patented temperature drift curvature correction circuit and laser trimming of highly stable thin film resistors to achieve a very low temperature coefficient and a high initial accuracy.

The REF19x series is made up of micropower, Low Dropout Voltage (LDV) devices providing a stable output voltage from supplies as low as 100 mV above the output voltage and consuming less than 45 μ A of supply current. In sleep mode, which is enabled by applying a low TTL or CMOS level to the sleep pin, the output is turned off and supply current is further reduced to less than 15 μ A.

The REF19x series references are specified over the extended industrial temperature range (-40° C to $+85^{\circ}$ C) with typical performance specifications over -40° C to $+125^{\circ}$ C for applications such as automotive.

All electrical grades are available in 8-lead SOIC; the PDIP and TSSOP are only available in the lowest electrical grade. Products are also available in die form.

Test Pins (TP)

The test pins, Pin 1 and Pin 5, are reserved for in-package Zener-zap. To achieve the highest level of accuracy at the output, the Zener-zapping technique is used to trim the output voltage. Since each unit may require a different amount of adjustment, the resistance value at the test pins will vary widely from pin to pin as well as from part to part. The user should not make any physical nor electrical connections to Pin 1 and Pin 5.


PIN CONFIGURATIONS

8-Lead Narrow-Body SOIC and TSSOP
 (S Suffix and RU Suffix)



NC = NO CONNECT
 TP PINS ARE FACTORY TEST POINTS,
 NO USER CONNECTION

8-Lead Epoxy DIP (P Suffix)



NC = NO CONNECT
 TP PINS ARE FACTORY TEST POINTS,
 NO USER CONNECTION

Table I.

Part Number	Nominal Output Voltage (V)
REF191	2.048
REF192	2.50
REF193	3.00
REF194	4.50
REF195	5.00
REF196	3.30
REF198	4.096

ORDERING GUIDE

Model	Temperature Range	Package Description	Package Option ¹
REF19xGP	-40° C to $+85^{\circ}$ C	8-Lead Plastic DIP ²	N-8
REF19xES ³	-40° C to $+85^{\circ}$ C	8-Lead SOIC	SOIC-8
REF19xFS ³	-40° C to $+85^{\circ}$ C	8-Lead SOIC	SOIC-8
REF19xGS	-40° C to $+85^{\circ}$ C	8-Lead SOIC	SOIC-8
REF19xGRU ⁴	-40° C to $+85^{\circ}$ C	8-Lead TSSOP	RU-8
REF19xGBC	25° C	DICE	

NOTES

¹N = Plastic DIP, SOIC = Small Outline, RU = Thin Shrink Small Outline.

²8-lead plastic DIP is only available in "G" grade.

³REF193 and REF196 are only available in "G" grade.

⁴Available for REF192, REF195, and REF198 only.

REF19x Series

REF192—SPECIFICATIONS

ELECTRICAL CHARACTERISTICS (@ $V_S = 3.3\text{ V}$, $T_A = 25^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Condition	Min	Typ	Max	Unit
INITIAL ACCURACY ¹						
E Grade	V_O	$I_{OUT} = 0\text{ mA}$	2.498	2.500	2.502	V
F Grade			2.495		2.505	V
G Grade			2.490		2.510	V
LINE REGULATION ²						
E Grade	$\Delta V_O / \Delta V_{IN}$	$3.0\text{ V} \leq V_S \leq 15\text{ V}$, $I_{OUT} = 0\text{ mA}$		2	4	ppm/V
F and G Grades				4	8	ppm/V
LOAD REGULATION ²						
E Grade	$\Delta V_O / \Delta V_{LOAD}$	$V_S = 5.0\text{ V}$, $0\text{ mA} \leq I_{OUT} \leq 30\text{ mA}$		4	10	ppm/mA
F and G Grades				6	15	ppm/mA
DROPOUT VOLTAGE	$V_S - V_O$	$V_S = 3.5\text{ V}$, $I_{LOAD} = 10\text{ mA}$ $V_S = 3.9\text{ V}$, $I_{LOAD} = 30\text{ mA}$			1.00 1.40	V V
LONG-TERM STABILITY ³	DV_O	1000 Hours @ 125°C		1.2		mV
NOISE VOLTAGE	e_N	0.1 Hz to 10 Hz		25		$\mu\text{V p-p}$

NOTES

¹Initial accuracy includes temperature hysteresis effect.

²Line and load regulation specifications include the effect of self-heating.

³Long-term drift is guaranteed by 1000 hours life test performed on three independent wafer lots at 125°C , with an LTPD of 1.3.

Specifications subject to change without notice.

ELECTRICAL CHARACTERISTICS (@ $V_S = 3.3\text{ V}$, $T_A = -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Condition	Min	Typ	Max	Unit
TEMPERATURE COEFFICIENT ^{1, 2}						
E Grade	$TCV_O / ^\circ\text{C}$	$I_{OUT} = 0\text{ mA}$		2	5	ppm/ $^\circ\text{C}$
F Grade				5	10	ppm/ $^\circ\text{C}$
G Grade ³				10	25	ppm/ $^\circ\text{C}$
LINE REGULATION ⁴						
E Grade	$\Delta V_O / \Delta V_{IN}$	$3.0\text{ V} \leq V_S \leq 15\text{ V}$, $I_{OUT} = 0\text{ mA}$		5	10	ppm/V
F and G Grades				10	20	ppm/V
LOAD REGULATION ⁴						
E Grade	$\Delta V_O / \Delta V_{LOAD}$	$V_S = 5.0\text{ V}$, $0\text{ mA} \leq I_{OUT} \leq 25\text{ mA}$		5	15	ppm/mA
F and G Grades				10	20	ppm/mA
DROPOUT VOLTAGE	$V_S - V_O$	$V_S = 3.5\text{ V}$, $I_{LOAD} = 10\text{ mA}$ $V_S = 4.0\text{ V}$, $I_{LOAD} = 25\text{ mA}$			1.00 1.50	V V
SLEEP PIN						
Logic High Input Voltage	V_{IH}		2.4			V
Logic High Input Current	I_{IH}				-8	μA
Logic Low Input Voltage	V_{IL}				0.8	V
Logic Low Input Current	I_{IL}				-8	μA
SUPPLY CURRENT						
Sleep Mode		No Load No Load			45 15	μA μA

NOTES

¹For proper operation, a $1\text{ }\mu\text{F}$ capacitor is required between the output pin and the GND pin of the device.

² TCV_O is defined as the ratio of output change with temperature variation to the specified temperature range expressed in ppm/ $^\circ\text{C}$.

$$TCV_O = (V_{MAX} - V_{MIN}) / V_O (T_{MAX} - T_{MIN})$$

³Guaranteed by characterization.

⁴Line and load regulation specifications include the effect of self-heating.

Specifications subject to change without notice.

REF192—SPECIFICATIONS

ELECTRICAL CHARACTERISTICS (@ $V_S = 3.3\text{ V}$, $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Condition	Min	Typ	Max	Unit		
TEMPERATURE COEFFICIENT ^{1,2}	TCV _O /°C	I _{OUT} = 0 mA						
E Grade							2	ppm/°C
F Grade							5	ppm/°C
G Grade ³							10	ppm/°C
LINE REGULATION ⁴	ΔV _O /ΔV _{IN}	3.0 V ≤ V _S ≤ 15 V, I _{OUT} = 0 mA						
E Grade							10	ppm/V
F and G Grades	20	ppm/V						
LOAD REGULATION ⁴	ΔV _O /ΔV _{LOAD}	V _S = 5.0 V, 0 mA ≤ I _{OUT} ≤ 20 mA						
E Grade							10	ppm/mA
F and G Grades	20	ppm/mA						
DROPOUT VOLTAGE	V _S - V _O	V _S = 3.5 V, I _{LOAD} = 10 mA				1.00		
						V _S = 4.0 V, I _{LOAD} = 20 mA	1.50	V

NOTES

¹For proper operation, a 1 μF capacitor is required between the output pin and the GND pin of the device.

²TCV_O is defined as the ratio of output change with temperature variation to the specified temperature range expressed in ppm/°C.

$$TCV_O = (V_{MAX} - V_{MIN}) / V_O (T_{MAX} - T_{MIN})$$

³Guaranteed by characterization.

⁴Line and load regulation specifications include the effect of self-heating.

Specifications subject to change without notice.

REF193—SPECIFICATIONS

ELECTRICAL CHARACTERISTICS (@ $V_S = 3.3\text{ V}$, $T_A = 25^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Condition	Min	Typ	Max	Unit
INITIAL ACCURACY ¹	V _O	I _{OUT} = 0 mA	2.990	3.0	3.010	V
G Grade						
LINE REGULATION ²	ΔV _O /ΔV _{IN}	3.3 V ≤ V _S ≤ 15 V, I _{OUT} = 0 mA				
G Grades						
LOAD REGULATION ²	ΔV _O /ΔV _{LOAD}	V _S = 5.0 V, 0 mA ≤ I _{OUT} ≤ 30 mA				
G Grade						
DROPOUT VOLTAGE	V _S - V _O	V _S = 3.8 V, I _{LOAD} = 10 mA				0.80
						V _S = 4.0 V, I _{LOAD} = 30 mA
LONG-TERM STABILITY ³	DV _O	1000 Hours @ 125°C		1.2		mV
NOISE VOLTAGE	e _N	0.1 Hz to 10 Hz		30		μV p-p

NOTES

¹Initial accuracy includes temperature hysteresis effect.

²Line and load regulation specifications include the effect of self-heating.

³Long-term drift is guaranteed by 1000 hours life test performed on three independent wafer lots at 125°C, with an LTPD of 1.3.

Specifications subject to change without notice.

C.7 REGULADOR -5V – LM79L05AC



February 2006

LM320L/LM79LXXAC Series 3-Terminal Negative Regulators

General Description

The LM320L/LM79LXXAC dual marked series of 3-terminal negative voltage regulators features fixed output voltages of -5V, -12V, and -15V with output current capabilities in excess of 100mA. These devices were designed using the latest computer techniques for optimizing the packaged IC thermal/electrical performance. The LM79LXXAC series, even when combined with a minimum output compensation capacitor of 0.1µF, exhibits an excellent transient response, a maximum line regulation of 0.07% V_{OUT}/V , and a maximum load regulation of 0.01% V_{OUT}/mA .

The LM320L/LM79LXXAC series also includes, as self-protection circuitry: safe operating area circuitry for output transistor power dissipation limiting, a temperature independent short circuit current limit for peak output current limiting, and a thermal shutdown circuit to prevent excessive junction temperature. Although designed primarily as fixed voltage regulators, these devices may be combined with simple external circuitry for boosted and/or adjustable voltages and currents. The LM79LXXAC series is available in the 3-lead


TO-92 package, 8-lead SOIC package, and the 6-Bump micro SMD package. The LM320L series is available in the 3-lead TO-92 package.

For output voltage other than -5V, -12V and -15V, the LM137L series provides an output voltage range from 1.2V to 47V.

Features

- Preset output voltage error is less than ±5% overload, line and temperature
- Specified at an output current of 100mA
- Easily compensated with a small 0.1µF output capacitor
- Internal short-circuit, thermal and safe operating area protection
- Easily adjustable to higher output voltages
- Maximum line regulation less than 0.07% V_{OUT}/V
- Maximum load regulation less than 0.01% V_{OUT}/mA
- See AN-1112 for micro SMD considerations


Typical Applications



00774601

*Required if the regulator is located far from the power supply filter. A 1µF aluminum electrolytic may be substituted.

**Required for stability. A 1µF aluminum electrolytic may be substituted.



00774602

$$-V_0 = -5V - (5V/R1 + I_Q) \cdot R2$$

$$5V/R1 > 3I_Q$$

Connection Diagrams

6-Bump micro SMD



00774620

Bump Side Down

TO-92 Plastic Package (Z)



00774602

Bottom View

LM320L/LM79LXXAC Series 3-Terminal Negative Regulators

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Input Voltage

$$V_O = -5V, -12V, -15V \quad -35V$$

Internal Power Dissipation (Note 2) Internally Limited

Operating Temperature Range	0°C to +70°C
Maximum Junction Temperature	+125°C
Storage Temperature Range	-55°C to +150°C
Lead Temperature (Soldering, 10 sec.)	260°C

Electrical Characteristics (Note 3)

$T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$ unless otherwise noted.

Output Voltage		-5V			-12V			-15V			Units		
Input Voltage (unless otherwise noted)		-10V			-17V			-20V					
Symbol	Parameter	Conditions	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max		
V_O	Output Voltage	$T_J = 25^\circ\text{C}, I_O = 100\text{mA}$	-5.2	-5	-4.8	-12.5	-12	-11.5	-15.6	-15	-14.4	V	
		$1\text{mA} \leq I_O \leq 100\text{mA}$	-5.25		-4.75	-12.6		-11.4	-15.75		-14.25		
		$V_{MIN} \leq V_{IN} \leq V_{MAX}$	(-20 \leq $V_{IN} \leq$ -7.5)			(-27 \leq $V_{IN} \leq$ -14.8)			(-30 \leq $V_{IN} \leq$ -18)				
		$1\text{mA} \leq I_O \leq 40\text{mA}$	-5.25		-4.75	-12.6		-11.4	-15.75		-14.25		
		$V_{MIN} \leq V_{IN} \leq V_{MAX}$	(-20 \leq $V_{IN} \leq$ -7)			(-27 \leq $V_{IN} \leq$ -14.5)			(-30 \leq $V_{IN} \leq$ -17.5)				
ΔV_O	Line Regulation	$T_J = 25^\circ\text{C}, I_O = 100\text{mA}$	60			45			45			mV	
		$V_{MIN} \leq V_{IN} \leq V_{MAX}$	(-20 \leq $V_{IN} \leq$ -7.3)			(-27 \leq $V_{IN} \leq$ -14.6)			(-30 \leq $V_{IN} \leq$ -17.7)			V	
		$T_J = 25^\circ\text{C}, I_O = 40\text{mA}$	60			45			45			mV	
		$V_{MIN} \leq V_{IN} \leq V_{MAX}$	(-20 \leq $V_{IN} \leq$ -7)			(-27 \leq $V_{IN} \leq$ -14.5)			(-30 \leq $V_{IN} \leq$ -17.5)			V	
ΔV_O	Load Regulation	$T_J = 25^\circ\text{C}$	50			100			125			mV	
		$1\text{mA} \leq I_O \leq 100\text{mA}$											
ΔV_O	Long Term Stability	$I_O = 100\text{mA}$	20			48			60			mV/khrs	
I_O	Quiescent Current	$I_O = 100\text{mA}$	2			6			2			6	mA
ΔI_O	Quiescent Current Change	$1\text{mA} \leq I_O \leq 100\text{mA}$	0.3			0.3			0.3			mA	
		$1\text{mA} \leq I_O \leq 40\text{mA}$	0.1			0.1			0.1				
		$I_O = 100\text{mA}$	0.25			0.25			0.25				
		$V_{MIN} \leq V_{IN} \leq V_{MAX}$	(-20 \leq $V_{IN} \leq$ -7.5)			(-27 \leq $V_{IN} \leq$ -14.8)			(-30 \leq $V_{IN} \leq$ -18)				
V_n	Output Noise Voltage	$T_J = 25^\circ\text{C}, I_O = 100\text{mA}$	40			96			120			μV	
		$f = 10\text{Hz} - 10\text{kHz}$											
$\frac{\Delta V_{IN}}{\Delta V_O}$	Ripple Rejection	$T_J = 25^\circ\text{C}, I_O = 100\text{mA}$	50			52			50			dB	
		$f = 120\text{Hz}$											
	Input Voltage Required to Maintain Line Regulation	$T_J = 25^\circ\text{C}, I_O = 100\text{mA}$	-7.3			-14.6			-17.7			V	
		$I_O = 40\text{mA}$	-7.0			-14.5			-17.5			V	

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is functional, but do not guarantee specific performance limits.

Note 2: Thermal resistance of Z package is 60°C/W θ_{JC} , 232°C/W θ_{JA} at still air, and 88°C/W at 400 f/min of air. The M package θ_{JA} is 180°C/W in still air. The maximum junction temperature shall not exceed 125°C on electrical parameters.

Note 3: To ensure constant junction temperature, low duty cycle pulse testing is used.

C.8 AMPLIFICADOR OPERACIONAL - OP1177



Precision Low Noise, Low Input Bias Current Operational Amplifiers

OP1177/OP2177/OP4177

FEATURES

- Low Offset Voltage: 60 μV Max
- Very Low Offset Voltage Drift: 0.7 $\mu\text{V}/^\circ\text{C}$ Max
- Low Input Bias Current: 2 nA Max
- Low Noise: 8 nV/ $\sqrt{\text{Hz}}$
- CMRR, PSRR, and $A_{V0} > 120$ dB Min
- Low Supply Current: 400 $\mu\text{A}/\text{Amp}$
- Dual Supply Operation: ± 2.5 V to ± 15 V
- Unity Gain Stable
- No Phase Reversal
- Inputs Internally Protected Beyond Supply Voltage

APPLICATIONS

- Wireless Base Station Control Circuits
- Optical Network Control Circuits
- Instrumentation
- Sensors and Controls
 - Thermocouples
 - RTDs
 - Strain Bridges
 - Shunt Current Measurements
- Precision Filters

GENERAL DESCRIPTION

The OPx177 family consists of very high precision, single, dual, and quad amplifiers featuring extremely low offset voltage and drift, low input bias current, low noise, and low power consumption. Outputs are stable with capacitive loads of over 1,000 pF with no external compensation. Supply current is less than 500 μA per amplifier at 30 V. Internal 500 Ω series resistors protect the inputs, allowing input signal levels several volts beyond either supply without phase reversal.

Unlike previous high voltage amplifiers with very low offset voltages, the OP1177 and OP2177 are available in the tiny MSOP 8-lead surface-mount package, while the OP4177 is available in TSSOP-14. Moreover, specified performance in the MSOP/TSSOP packages is identical to performance in the SOIC package.

OPx177 family offers the widest specified temperature range of any high precision amplifier in surface-mount packaging. All versions are fully specified for operation from -40°C to $+125^\circ\text{C}$ for the most demanding operating environments.


Applications for these amplifiers include precision diode power measurement, voltage and current level setting, and level detection in optical and wireless transmission systems. Additional applications include line powered and portable instrumentation

PIN CONFIGURATIONS


8-Lead MSOP
(RM-Suffix)



8-Lead SOIC
(R-Suffix)




8-Lead MSOP
(RM-Suffix)




8-Lead SOIC
(R-Suffix)



14-Lead SOIC
(R-Suffix)



14-Lead TSSOP
(RU-Suffix)



and controls—thermocouple, RTD, strain-bridge, and other sensor signal conditioning—and precision filters.

The OP1177 (single) and the OP2177 (dual) amplifiers are available in the 8-lead MSOP and 8-lead SOIC packages. The OP4177 (quad) is available in 14-lead narrow SOIC and 14-lead TSSOP packages. MSOP and TSSOP packages are available in tape and reel only.

OP1177/OP2177/OP4177—SPECIFICATIONS (@ $V_S = \pm 5.0\text{ V}$, $V_{CM} = 0\text{ V}$, $T_A = 25^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Conditions	Min	Typ*	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage						
OP1177	V_{OS}			15	60	μV
OP2177/OP4177	V_{OS}			15	75	μV
OP1177/OP2177	V_{OS}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		25	100	μV
OP4177	V_{OS}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		25	120	μV
Input Bias Current	I_B	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$	-2	+0.5	+2	nA
Input Offset Current	I_{OS}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$	-1	+0.2	+1	nA
Input Voltage Range			-3.5		+3.5	V
Common-Mode Rejection Ratio	CMRR	$V_{CM} = -3.5\text{ V to }+3.5\text{ V}$	120	126		dB
		$-40^\circ\text{C} < T_A < +125^\circ\text{C}$	118	125		dB
Large Signal Voltage Gain	A_{VO}	$R_L = 2\text{ k}\Omega$, $V_O = -3.5\text{ V to }+3.5\text{ V}$	1,000	2,000		V/mV
Offset Voltage Drift						
OP1177/OP2177	$\Delta V_{OS}/\Delta T$	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		0.2	0.7	$\mu\text{V}/^\circ\text{C}$
OP4177	$\Delta V_{OS}/\Delta T$	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		0.3	0.9	$\mu\text{V}/^\circ\text{C}$
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$I_L = 1\text{ mA}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	+4	+4.1		V
Output Voltage Low	V_{OL}	$I_L = 1\text{ mA}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$		-4.1	-4	V
Output Current	I_{OUT}	$V_{DROPOUT} < 1.2\text{ V}$		± 10		mA
POWER SUPPLY						
Power Supply Rejection Ratio						
OP1177	PSRR	$V_S = \pm 2.5\text{ V to } \pm 15\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	120	130		dB
			115	125		dB
OP2177/OP4177	PSRR	$V_S = \pm 2.5\text{ V to } \pm 15\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	118	121		dB
			114	120		dB
Supply Current/Amplifier	I_{SY}	$V_O = 0\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$		400	500	μA
				500	600	μA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 2\text{ k}\Omega$		0.7		V/ μs
Gain Bandwidth Product	GBP			1.3		MHz
NOISE PERFORMANCE						
Voltage Noise	e_n p-p	0.1 Hz to 10 Hz		0.4		$\mu\text{V p-p}$
Voltage Noise Density	e_n	$f = 1\text{ kHz}$		7.9	8.5	$\text{nV}/\sqrt{\text{Hz}}$
Current Noise Density	i_n	$f = 1\text{ kHz}$		0.2		$\text{pA}/\sqrt{\text{Hz}}$
MULTIPLE AMPLIFIERS CHANNEL SEPARATION						
	C_S	DC		0.01		$\mu\text{V/V}$
		$f = 100\text{ kHz}$		-120		dB

*Typical values cover all parts within one standard deviation of the average value. Average values, given in many competitors' data sheets as "typical," give unrealistically low estimates for parameters that can have both positive and negative values.

Specifications subject to change without notice.

ELECTRICAL CHARACTERISTICS (@ $V_S = \pm 15\text{ V}$, $V_{\text{CM}} = 0\text{ V}$, $T_A = 25^\circ\text{C}$, unless otherwise noted.)

Parameter	Symbol	Conditions	Min	Typ*	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage						
OP1177	V_{OS}			15	60	μV
OP2177/OP4177	V_{OS}			15	75	μV
OP1177/OP2177	V_{OS}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		25	100	μV
OP4177	V_{OS}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		25	120	μV
Input Bias Current	I_{B}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$	-2	+0.5	+2	nA
Input Offset Current	I_{OS}	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$	-1	+0.2	+1	nA
Input Voltage Range			-13.5		+13.5	V
Common-Mode Rejection Ratio	CMRR	$V_{\text{CM}} = -13.5\text{ V to }+13.5\text{ V}$ $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	120	125		dB
Large Signal Voltage Gain	A_{VO}	$R_{\text{L}} = 2\text{ k}\Omega$, $V_{\text{O}} = -13.5\text{ V to }+13.5\text{ V}$	1,000	3,000		V/mV
Offset Voltage Drift						
OP1177/OP2177	$\Delta V_{\text{OS}}/\Delta T$	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		0.2	0.7	$\mu\text{V}/^\circ\text{C}$
OP4177	$\Delta V_{\text{OS}}/\Delta T$	$-40^\circ\text{C} < T_A < +125^\circ\text{C}$		0.3	0.9	$\mu\text{V}/^\circ\text{C}$
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$I_{\text{L}} = 1\text{ mA}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	+14	+14.1		V
Output Voltage Low	V_{OL}	$I_{\text{L}} = 1\text{ mA}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$		-14.1	-14	V
Output Current	I_{OUT}	$V_{\text{DROPOUT}} < 1.2\text{ V}$		± 10		mA
Short Circuit Current	I_{SC}			± 35		mA
POWER SUPPLY						
Power Supply Rejection Ratio						
OP1177	PSRR	$V_{\text{S}} = \pm 2.5\text{ V to } \pm 15\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	120	130		dB
OP2177/OP4177	PSRR	$V_{\text{S}} = \pm 2.5\text{ V to } \pm 15\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	115	125		dB
OP2177/OP4177	PSRR	$V_{\text{S}} = \pm 2.5\text{ V to } \pm 15\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	118	121		dB
OP2177/OP4177	PSRR	$V_{\text{S}} = \pm 2.5\text{ V to } \pm 15\text{ V}$, $-40^\circ\text{C} < T_A < +125^\circ\text{C}$	114	120		dB
Supply Current/Amplifier	I_{SY}	$V_{\text{O}} = 0\text{ V}$ $-40^\circ\text{C} < T_A < +125^\circ\text{C}$		400	500	μA
OP1177				500	600	μA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_{\text{L}} = 2\text{ k}\Omega$		0.7		V/ μs
Gain Bandwidth Product	GBP			1.3		MHz
NOISE PERFORMANCE						
Voltage Noise	$e_{\text{n p-p}}$	0.1 Hz to 10 Hz		0.4		$\mu\text{V p-p}$
Voltage Noise Density	e_{n}	$f = 1\text{ kHz}$		7.9	8.5	$\text{nV}/\sqrt{\text{Hz}}$
Current Noise Density	i_{n}	$f = 1\text{ kHz}$		0.2		$\text{pA}/\sqrt{\text{Hz}}$
MULTIPLE AMPLIFIERS CHANNEL SEPARATION						
	C_{S}	DC $f = 100\text{ kHz}$		0.01 -120		$\mu\text{V/V}$ dB

*Typical values cover all parts within one standard deviation of the average value. Average values, given in many competitors' data sheets as "typical," give unrealistically low estimates for parameters that can have both positive and negative values.

Specifications subject to change without notice.


C.9 DECODIFICADOR 3-8 - SN74HC138

SN54HC138, SN74HC138 3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS


SCLS107E - DECEMBER 1982 - REVISED SEPTEMBER 2003

- Targeted Specifically for High-Speed Memory Decoders and Data-Transmission Systems
- Wide Operating Voltage Range of 2 V to 6 V
- Outputs Can Drive Up To 10 LSTTL Loads
- Low Power Consumption, 80- μ A Max I_{CC}
- Typical $t_{pd} = 15$ ns
- ± 4 -mA Output Drive at 5 V
- Low Input Current of 1 μ A Max
- Incorporate Three Enable Inputs to Simplify Cascading and/or Data Reception

SN54HC138 . . . J OR W PACKAGE
SN74HC138 . . . D, DB, N, NS, OR PW PACKAGE
(TOP VIEW)



SN54HC138 . . . FK PACKAGE
(TOP VIEW)



NC - No internal connection

description/ordering information

The 'HC138 devices are designed to be used in high-performance memory-decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be used to minimize the effects of system decoding. When employed with high-speed memories utilizing a fast enable circuit, the delay times of these decoders and the enable time of the memory are usually less than the typical access time of the memory. This means that the effective system delay introduced by the decoders is negligible.

ORDERING INFORMATION

TA	PACKAGE†		ORDERABLE PART NUMBER	TOP-SIDE MARKING
-40°C to 85°C	PDIP - N	Tube of 25	SN74HC138N	SN74HC138N
	SOIC - D	Tube of 40	SN74HC138D	HC138
		Reel of 2500	SN74HC138DR	
		Reel of 250	SN74HC138DT	
	SOP - NS	Reel of 2000	SN74HC138NSR	HC138
	SSOP - DB	Reel of 2000	SN74HC138DBR	HC138
	TSSOP - PW	Tube of 90	SN74HC138PW	HC138
Reel of 2000		SN74HC138PWR		
Reel of 250		SN74HC138PWT		
-55°C to 125°C	CDIP - J	Tube of 25	SNJ54HC138J	SNJ54HC138J
	CFP - W	Tube of 150	SNJ54HC138W	SNJ54HC138W
	LCCC - FK	Tube of 55	SNJ54HC138FK	SNJ54HC138FK

† Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.

SN54HC138, SN74HC138 3-LINE TO 8-LINE DECODERS/DEMULPLEXERS

SCLS107E – DECEMBER 1982 – REVISED SEPTEMBER 2003

description/ordering information (continued)

The conditions at the binary-select inputs at the three enable inputs select one of eight output lines. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented without external inverters, and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.

FUNCTION TABLE

INPUTS						OUTPUTS							
ENABLE			SELECT										
G1	$\overline{G2A}$	$\overline{G2B}$	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	L	H	H	H	H	L	H	H	H	H	H
H	L	L	H	L	L	H	H	H	H	L	H	H	H
H	L	L	H	L	H	H	H	H	H	H	L	H	H
H	L	L	H	H	L	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L

SN54HC138, SN74HC138 3-LINE TO 8-LINE DECODERS/DEMULPLEXERS

SCLS107E – DECEMBER 1982 – REVISED SEPTEMBER 2003

recommended operating conditions (see Note 3)

		SN54HC138			SN74HC138			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
V_{CC}	Supply voltage	2	5	6	2	5	6	V
V_{IH}	High-level input voltage	$V_{CC} = 2V$		1.5	1.5		V	
		$V_{CC} = 4.5V$		3.15	3.15			
		$V_{CC} = 6V$		4.2	4.2			
V_{IL}	Low-level input voltage	$V_{CC} = 2V$			0.5	0.5	V	
		$V_{CC} = 4.5V$			1.35	1.35		
		$V_{CC} = 6V$			1.8	1.8		
V_I	Input voltage	0		V_{CC}	0		V_{CC}	V
V_O	Output voltage	0		V_{CC}	0		V_{CC}	V
$\Delta t/\Delta v$	Input transition rise/fall time	$V_{CC} = 2V$			1000	1000	ns	
		$V_{CC} = 4.5V$			500	500		
		$V_{CC} = 6V$			400	400		
T_A	Operating free-air temperature	-55		125	-40		85	°C

NOTE 3: All unused inputs of the device must be held at V_{CC} or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

C.10 INTERFAZ DE COMUNICACIÓN USB-SERIAL – FT232BM



FT232BM USB UART (USB - Serial) I.C.

The FT232BM is the 2nd generation of FTDI's popular USB UART I.C. This device not only adds extra functionality to its FT8U232AM predecessor and reduces external component count, but also maintains a high degree of pin compatibility with the original, making it easy to upgrade or cost reduce existing designs as well as increasing the potential for using the device in new application areas.

1.0 Features

HARDWARE FEATURES

- Single Chip USB ⇔ Asynchronous Serial Data Transfer
- Full Handshaking & Modem Interface Signals
- UART I/F Supports 7 / 8 Bit Data, 1 / 2 Stop Bits and Odd/Even/Mark/Space/No Parity
- Data rate 300 => 3M Baud (TTL)
- Data rate 300 => 1M Baud (RS232)
- Data rate 300 => 3M Baud (RS422/RS485)
- 384 Byte Receive Buffer / 128 Byte Transmit Buffer for high data throughput
- Adjustable RX buffer timeout
- Fully Assisted Hardware or X-On / X-Off Handshaking
- In-built support for event characters and line break condition
- Auto Transmit Buffer control for RS485
- Support for USB Suspend / Resume through SLEEP# and RI# pins
- Support for high power USB Bus powered devices through PWREN# pin
- Integrated level converter on UART and control signals for interfacing to 5V and 3.3V logic
- Integrated 3.3V regulator for USB IO
- Integrated Power-On-Reset circuit
- Integrated 6MHz – 48Mhz clock multiplier PLL
- USB Bulk or Isochronous data transfer modes
- 4.35V to 5.25V single supply operation
- UHCI / OHCI / EHCI host controller compatible
- USB 1.1 and USB 2.0 compatible
- USB VID, PID, Serial Number and Product Description strings in external EEPROM
- EEPROM programmable on-board via USB
- Compact 32-LD LQFP package

VIRTUAL COM PORT (VCP) DRIVERS for

- Windows 98 and Windows 98 SE
- Windows 2000 / ME / XP
- Windows CE 4.2
- MAC OS-8 and OS-9
- MAC OS-X
- Linux 2.40 and greater

D2XX (USB Direct Drivers + DLL S/W Interface)

- Windows 98 and Windows 98 SE
- Windows 2000 / ME / XP
- Windows CE 4.2
- Linux 2.40 and greater

APPLICATION AREAS

- USB ⇔ RS232 Converters
- USB ⇔ RS422 / RS485 Converters
- Upgrading RS232 Legacy Peripherals to USB
- Cellular and Cordless Phone USB data transfer cables and interfaces
- Interfacing MCU based designs to USB
- USB Audio and Low Bandwidth Video data transfer
- PDA ⇔ USB data transfer
- USB Smart Card Readers
- Set Top Box (S.T.B.) PC - USB interface
- USB Hardware Modems
- USB Wireless Modems
- USB Instrumentation
- USB Bar Code Readers

3.0 Block Diagram (Simplified)





Figure 1
Pin-Out
(LQFP-32 Package)




Figure 2
Pin-Out
(Schematic Symbol)