

ANÁLISIS E IMPLEMENTACIÓN DE UN AMPLIFICADOR DE POTENCIA

CLASE D

SANDRA CAROLINA CELIS OVALLE

ANDRES FELIPE PINTO BECERRA

UNIVERSIDAD INDUSTRIAL DE SANTANDER  
FACULTAD DE INGENIERÍAS FISICOMECÁNICAS  
ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE  
TELECOMUNICACIONES  
BUCARAMANGA

2015

ANÁLISIS E IMPLEMENTACIÓN DE UN AMPLIFICADOR DE POTENCIA

CLASE D

SANDRA CAROLINA CELIS OVALLE

ANDRES FELIPE PINTO BECERRA

TESIS DE GRADO PRESENTADA COMO REQUISITO FINAL PARA OPTAR  
POR EL TÍTULO DE INGENIERO ELECTRÓNICO

Director:

Ms. JAIME G. BARRERO

UNIVERSIDAD INDUSTRIAL DE SANTANDER  
FACULTAD DE INGENIERÍAS FISICOMECÁNICAS  
FACULTAD DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE  
TELECOMUNICACIONES  
BUCARAMANGA

2015

## CONTENIDO

	Pag.
INTRODUCCIÓN.....	16
1. AMPLIFICADOR CLASE D.....	17
1.1 MODULACIONES.....	21
1.1.1 Modulación PWM.....	21
1.1.2 Modulación SIGMA-DELTA.....	28
1.2 Control y disparo de transistores.....	32
1.3 Puente H.....	39
1.4 Filtro.....	43
2. SIMULACIÓN.....	48
2.1 Simulación de la etapa de modulación.....	48
2.1.1 Modulación PWM.....	48
2.1.2 Modulación SIGMA-DELTA.....	54
2.2 Simulación de la etapa de modulación.....	58
2.2.1 Circuito generador de tiempo muerto.....	58
2.2.2 Circuito de excitación para un transistor del lado bajo.....	60
2.2.3 Circuito de excitación para un transistor del lado alto.....	62
2.3 Simulación de la etapa de filtrado.....	67
2.4 Simulación del amplificador clase D.....	69
2.4.1 Amplificador clase D ideal.....	69
2.4.2 Amplificador clase D real.....	71
2.4.3 Verificación del desempeño de los circuitos del amplificador clase D real e ideal.....	74
3. IMPLEMENTACIÓN.....	79
3.1 Proceso de selección del amplificador clase D.....	79

3.1.1 El amplificador clase D TAS5611a.....	80
3.1.2 Pruebas de distorsión, eficiencia y del amplificador clase D.....	83
3.2 Análisis de resultados.....	90
4. CONCLUSIONES.....	92
5. RECOMENDACIONES.....	93
REFERENCIAS.....	94
BIBLIOGRAFIA.....	96
ANEXOS.....	98

## LISTA DE FIGURAS

	Pag.
Figura 1. Diagrama de bloques amplificador de potencia clase D.....	18
Figura 2. Amplificador clase D, topología puente completo.....	19
Figura 3. Pausa-Antes-Actuar de conmutación para los transistores de la etapa de salida.....	21
Figura 4. Generación de la señal CB-PWM para una referencia constante.....	25
Figura 5. Forma de onda de un modulador SPWM y la señal sinusoidal de entrada.....	27
Figura 6. Modulador Sigma Delta, diagrama de bloques. ....	29
Figura 7. Señal sinusoidal modulada.....	29
Figura 8. Circuito básico modulación sigma delta.....	30
Figura 9. Configuración del lado bajo para transistores de potencia.....	34
Figura 10. Resultados simulación del circuito básico para la excitación de un transistor del lado bajo.....	35
Figura 11. Resultados simulación del circuito tótem pole para la excitación de un transistor del lado bajo.....	36
Figura 12. Transistor de potencia en la configuración de lado alto.....	37
Figura 13. Circuito <i>bootstrap</i> . Modificado por los autores.....	38

Figura 14. Circuito Puente H.....	40
Figura 15. Funcionamiento Puente H, interruptor S1 y S4 cerrados.....	40
Figura 16. Funcionamiento Puente H, interruptor S2 y S3 cerrados.....	41
Figura 17. Respuesta en frecuencia de a) Filtro ideal pasa bajos, b) filtro ideal pasa altas, c) filtro ideal pasa banda, d) filtro ideal rechaza banda.....	43
Figura 18. Bandas y zonas de trabajo de un filtro eléctrico.....	44
Figura 19. Circuito filtro pasivo pasa bajos.....	45
Figura 20. Diagrama de bode de un filtro pasa bajas de primer orden.....	46
Figura 21. Circuito RLC.....	46
Figura 22. Diagrama de Bode de un filtro pasa bajas.....	47
Figura 23. Circuito para la modulación CB-PWM.....	48
Figura 24. Resultados de la simulación del circuito de la figura 23.....	49
Figura 25. Circuito básico para la modulación SPWM.....	50
Figura 26. Resultados de la simulación del circuito de la figura 25.....	50
Figura 27. Espectro de la señal modulada SPWM.....	52
Figura 28. Circuito modulador SPWM junto con una etapa de filtrado pasa bajos de segundo orden.....	53
Figura 29. Señal modulada SPWM filtrada.....	53
Figura 30. Circuito Modulador sigma-delta.....	55
Figura 31. Señal modulada sigma-delta.....	55
Figura 32. Espectro de la señal modulada sigma delta.....	56

Figura 33. Circuito modulador sigma delta junto con una etapa de filtrada a la salida.....	57
Figura 34. Señal modulada sigma delta filtrada.....	58
Figura 35. Circuito generador de tiempo muerto.....	59
Figura 36. Resultados de la simulacion del tiempo muerto.....	59
Figura 37. Circuitos de excitación de un transistor MOSFET del lado bajo.....	60
Figura 38. Resultados de la simulación de los circuitos de la Figura 37.....	61
Figura 39. Corriente en la puerta para los dos circuitos de excitación de transistores de lado bajo.....	62
Figura 40. Circuito de disparo <i>bootstrap</i> .....	64
Figura 41. Resultado de la simulación del circuito de la figura 40.....	65
Figura 42. Efecto transitorio de carga del capacitor <i>bootstrap</i> .....	66
Figura 43. Efecto transitorio de carga del capacitor <i>bootstrap</i> , ampliado.....	66
Figura 44. Tensión y corriente en el diodo <i>bootstrap</i> .....	67
Figura 45. Filtro pasivo de segundo orden LC.....	68
Figura 46. Respuesta en frecuencia de la magnitud de la función de transferencia del filtro pasivo de segundo orden LC.....	68
Figura 47. Circuito del amplificador clase D ideal.....	69
Figura 48. Resultado de la simulación del amplificador clase D ideal.....	70
Figura 49. Potencia de entrada y salida del amplificador clase D ideal.....	71
Figura 50. Circuito amplificador clase D real.....	72
Figura 51. Resultado de la simulación del amplificador clase D real.....	73

Figura 52. Potencia de entrada y salida del amplificador clase D real.....	74
Figura 53. Montaje del amplificador clase D TAS6511a.....	83
Figura 54. Verificación de la ganancia del amplificador clase D implementado.....	84
Figura 55. Captura en pantalla de la primera medición de las salidas para evaluar la THD.....	85
Figura 56. Graficas en Matlab de la primera captura para la medición de la THD.....	86
Figura 57. Grafica de la señales diferenciales de las pruebas 1, 11 y 23.....	86
Figura 58. THD vs Potencia de salida.....	87
Figura 59. Grafica de eficiencia vs potencia de entrada.....	89
Figura 60. Grafica de THD vs potencia de salida, que ofrece el fabricante.....	90
Figura 61. Gráfica eficiencia vs potencia, que ofrece el fabricante.....	91
Figura 62. Circuito esquemático usado para la implementación.....	99
Figura 63. Parte frontal del circuito impreso de la implementación.....	101
Figura 64. Parte posterior del circuito impreso de la implementación.....	102
Figura 65. Huella del circuito integrado TAS5611a.....	103

## LISTA DE TABLAS

	Pag.
Tabla I Resultados de la simulación de la variación de la resistencia de encendido de un amplificador clase D ideal.....	75
Tabla II. Simulación del amplificador clase D real para diferentes valores de la señal portadora.....	76
Tabla III Simulación del amplificador clase D real para diferentes valores de frecuencia de la señal modular.....	77
Tabla IV Simulación del amplificador clase D ideal para diferentes valores de frecuencia de la señal modular.....	78
Tabla V. Tabla de referencias de los fabricantes.....	79
Tabla VI Parámetros TAS5611a.....	81
Tabla VII Comparación del circuito integrado seleccionado a la implementación de un amplificador clase D discreto.....	82
Tabla VIII Resultado pruebas.....	88
Tabla IX Elementos usados.....	100

## LISTA DE ANEXOS

	Pag.
ANEXO A. Elaboración del circuito impreso.....	98

TITULO: Análisis e Implementación de un amplificador de potencia clase D\*

AUTORES: Sandra Carolina Celis Ovalle\*\*

Andrés Felipe Pinto Becerra\*\*

PALABRAS CLAVE: Amplificador Clase D, *Bootstrap*, Eficiencia, Potencia, Distorsión Armónica.

#### DESCRIPCIÓN:

En el siguiente proyecto se muestra un análisis detallado de las etapas fundamentales que conforman un amplificador clase D las cuales son: etapa moduladora, etapa de control y disparo, etapa de potencia y etapa de filtrado. El análisis del amplificador contiene un componente teórico en donde se abordan los esquemas de modulación más usados para el amplificador, etapa generadora de tiempo muerto, circuitos de excitación para un puente H y un filtro pasa bajas sin pérdidas.

También se encontrará Simulación de las diferentes etapas que lo conforman, simulación de un amplificador clase D ideal y real, cálculo de eficiencia, de distorsión armónica y perdida por conmutación en las simulaciones del amplificador real e ideal.

Para la implementación del amplificador se usa el integrado TAS5611a, es un amplificador con dos entradas y salidas, se montó el amplificador para que funcione en el modo de operación BTL, con él se realizan pruebas para calcular eficiencia y distorsión armónica, los resultados de estas pruebas se comparan con la hoja de los datos del fabricante del integrado. Las pruebas del amplificador se realizaron con una carga de  $3.9 \Omega$  a una potencia de salida de 16 W y frecuencia constante de 1kHz. En las pruebas se obtiene una distorsión armónica por debajo del 4%. La eficiencia medida se ajusta con las gráficas de la hoja de datos, aunque no se alcanzó el consumo de potencia nominal, los resultados son satisfactorios.

---

\*Trabajo de grado

\*\*Facultad de ingenierías Fisicomecánicas, Escuela de Ingeniería Eléctrica, Electrónica y de Telecomunicaciones, Director: Jaime G. Barrero Pérez.

TITLE: ANALYSIS AND IMPLEMENTATION OF A POWER AMPLIFIER CLASS D.

AUTHOR: Sandra Carolina Celis Ovalle\*\*

Andrés Felipe Pinto Becerra\*\*

KEYWORDS: Class D Amplifier, Bootstrap, efficiency, power, harmonic distortion.

DESCRIPTION:

In the following Project is found an analysis of the stages a Class D amplifier, these are: modulator stage, control and shooting stage, power stage and filter stage. The analysis of the amplifier contains a theoretical component, in this analysis will address some modulation schemes, deadtime generation stage, drive circuits for a bridge H and lossless low pass filter.

Also it will find simulations of the different stages that comprise the device, simulating a class D amplifier ideal and real, efficiency calculation, harmonic distortion and switching losses in the simulations of real and ideal amplifier.

To implementation of the amplifier we use the integrated circuit TAS5611a, it is an amplifier with two inputs and outputs, the amplifier is mounted to operate in the BTL mode, with it tests are performed to calculate efficiency and harmonic distortion, the results of these tests are compared with the datasheet of the manufacturer. The amplifier's tests were conducted with a load of  $3.9 \Omega$  with a output power of 16 W and a constant frequency of 1 kHz. In tests THD below 4% is obtained. The measure efficiency it adjusted with the graphs of the datasheet. Although the rated power consumption was not achieved, the results are satisfactory.

---

\*Bachelor Thesis

\*\* Facultad de ingenierías Fisicomecánicas, Escuela de Ingeniería Eléctrica, Electrónica y de Telecomunicaciones, Director: Jaime G. Barrero Pérez.

## INTRODUCCIÓN

La industria en sus diferentes procesos trata con señales eléctricas provenientes de sensores, transductores y demás instrumentos. Tradicionalmente se usaban amplificadores lineales para el tratamiento de las señales eléctricas, pero éstos acarrearán costos operacionales altos desde el punto de vista energético. Gracias al desarrollo de la electrónica se cuenta con amplificadores conmutados que tienen mejor desempeño como el amplificador clase D.


El amplificador clase D es ampliamente usado para aplicaciones de potencia, trata con señales de media y baja frecuencia, es conocido por su alta eficiencia y fácil implementación. En el siguiente trabajo se presentará un análisis detallado de los diferentes módulos que conforman el amplificador clase D y la simulación de los mismos, las etapas que conforman el amplificador son: etapa moduladora, etapa de control y disparo, etapa de potencia y etapa de filtrado. Se trabajará sobre los esquemas de modulación más usados para el amplificador y su impacto en el desempeño del mismo.

## 1. AMPLIFICADOR CLASE D

El amplificador clase D es un dispositivo empleado para el procesamiento de señales de mediana y baja frecuencia, se caracteriza por su alta eficiencia. Se basa en el procesamiento de señales conmutadas (digitales) de dos estados, las señales conmutadas son generadas por medio de moduladores, los dispositivos de salida siempre trabajan como interruptores, casos en los que la potencia disipada en los mismos es prácticamente nula, salvo en los estados de transición, cuya duración debe ser minimizada a fin de maximizar la eficiencia.

El amplificador clase D solo puede procesar señales binarias, de modo que para amplificar una señal análoga esta tendrá primero que ser convertida a una señal de dos estados, para esto se usa un modulador [1]. Un amplificador clase D opera de forma similar a una fuente conmutada, excepto porque el amplificador está alimentando un voltaje de señal variable a una carga relativamente fija, mientras que una fuente conmutada alimenta un voltaje fijo en una carga variable. Un amplificador clase D no debe ser confundido con un amplificador que usa una fuente conmutada [2]. Asimismo, puede usar cualquier tipo de alimentación pero el amplificador en sí mismo utiliza la conmutación de los dispositivos de salida para lograr la amplificación. En la Figura 1, se muestran los diagramas de bloques de un amplificador clase D y sus diferentes formas de onda a medida que la señal de entrada es procesada por las diferentes etapas del dispositivo.

Figura 1. Diagrama de bloques amplificador de potencia clase D.



Fuente: [2] Amplificador Clase D.


La señal conmutada puede ser generada de diversas formas, aunque la más común es la modulación por ancho de pulso. La técnica de modulación por ancho de pulso (PWM), compara la señal de entrada con una forma de onda triangular o rampa que funciona a una frecuencia fija. Otra modulación que se utiliza es la sigma-delta, la cual es un tipo de conversión analógica a digital o digital a analógica.

Todas las técnicas de modulación del amplificador clase D codifican la información que contiene la señal de entrada en un tren de pulsos. El resultado de emplear cualquier esquema de modulación es más o menos el mismo, ya que la potencia total en las formas de onda en el dominio de tiempo es similar, y por el teorema de Parseval, la potencia en el dominio del tiempo debe ser igual a la energía en el dominio de la frecuencia [3].

Sin embargo, la distribución de energía varía ampliamente: por ejemplo en algunos esquemas, hay armónicos de alta energía encima de un bajo nivel de ruido, mientras que en otros esquemas, la energía está conformada de manera que se eliminan los tonos, pero el nivel de ruido es mayor [3].

Gracias a su topología (Figura 3), el amplificador de clase D disipa mucha menos energía que cualquiera de los otros amplificadores lineales. Su etapa de salida cambia entre las fuentes de alimentación positiva y negativa para producir un tren de pulsos de voltaje. Esta forma de onda es buena para la disipación de energía, debido a que los transistores de salida del amplificador tienen corrientes cero cuando no se activan, y tienen tensiones bajas cuando estos están conduciendo corriente, siendo la disipación de potencia baja.

Figura 2. Amplificador clase D, topología puente completo.




Fuente: [4] Class D Audio Amplifiers - Theory and Design.

La configuración general de un amplificador clase D está constituida por un puente H o medio puente de transistores, alimentado por tensiones duales o simples, los transistores trabajan como interruptores (operan en las regiones de corte y trío) idealmente ningún transistor disipa potencia cuando se encuentra encendido o apagado. Cuando el transistor está en corte, la corriente a través de él es cero, cuando está en trío la caída de voltaje en él es pequeña, idealmente cero, en ambos casos la disipación de potencia es muy baja.

El puente H de la Figura 2, tiene dos circuitos de conmutación (medios puentes) que suministran pulsos de polaridad opuesta al filtro, que comprende dos inductores, dos condensadores, y la carga. Cada medio-puente contiene dos transistores, uno de lado alto (MH) conectado a la fuente de alimentación positiva, y un transistor de lado bajo (ML) conectado a la alimentación negativa.

Existen dispositivos para el control y excitación de la etapa de salida del amplificador, estos usan diferentes técnicas de disparo para el correcto funcionamiento de los transistores, además emplean circuitos que manejen turnos en la sincronización en los transistores de salida (MH y ML) puesto que tienen muy poca resistencia cuando están encendidos. Por eso es importante evitar situaciones en las que ambos MH y ML se disparan en forma simultánea, estos se controlan forzándolos a apagarse en intervalos adecuados en donde no exista superposición entre ellos, este tipo de control se llama *Pausa-Antes-Actuar* (Figura 3) que genera un tiempo muerto antes de que algún transistor cambie su estado.

Figura 3. Pausa-Antes-Actuar de conmutación para los transistores de la etapa de salida.



Fuente: [3] Class D Audio Amplifiers: What, Why, and How.

## 1.1 MODULACIONES

Existen diferentes técnicas de modulación usadas para el amplificador clase D, estas tienen características particulares que las hacen más adecuadas para una aplicación en específico. Comercialmente los amplificadores clase D usan la modulación PWM o sigma delta, a continuación se presentan estas dos modulaciones.

### 1.1.1 MODULACION PWM

PWM (*Pulse Width Modulation* por sus siglas en inglés), es una técnica de modulación escalar que genera una señal cuadrada con un ciclo de trabajo fijo o variable. Es comúnmente usada en el control de dispositivos de dos estados, estos dispositivos son empleados para diversas aplicaciones electrónicas como

inversores, troceadores, rectificadores, elevadores de tensión y amplificadores clase D.

Existen varias formas de implementar una señal PWM, una de ellas es la modulación PWM basada en portadora (CB-PWM por sus siglas en inglés) que está compuesta de una señal portadora de alta frecuencia y la señal referencia (también llamada mensaje, información o modular) ver figura 4. Una señal CB-PWM se genera con la comparación entre dos señales, una de tensión continua o a baja frecuencia, que es la señal de entrada del amplificador clase D, y otra con alta frecuencia que sirve como portadora de la señal modulada. La señal resultante es una señal de pulsos con la frecuencia de la portadora y con un solo pulso por periodo de la señal CB-PWM [5][6].

La modulación CB-PWM cuenta con parámetros que la caracterizan como: índice de modulación de amplitud, índice de modulación de frecuencia y ciclo de trabajo [7][8].

- Índice de modulación de amplitud: Empleado para saber el nivel de utilización del bus de DC, es la relación entre la amplitud de la señal modular sobre la amplitud de la señal portadora.

$$M = \frac{A_m}{A_c},$$

donde  $M$  es el índice de modulación de amplitud,  $A_m$  es la amplitud de la señal modular y  $A_c$  es la amplitud de la señal portadora. Según su valor se pueden definir dos modos de operación de la modulación PWM: modo de operación lineal ( $M \leq 1$ ) y modo de operación no lineal ( $M > 1$ ) [7][8].

- Índice de modulación de frecuencia: Matemáticamente es la relación entre la frecuencia de la señal portadora sobre la frecuencia de la señal modular. Es usado como indicador para el desempeño de la señal modulada, cómo estimar la ubicación de los armónicos y saber si son o no múltiplos enteros de la fundamental.

$$N_f = \frac{F_c}{F_m},$$

donde  $N_f$  es el índice de modulación de frecuencia,  $F_c$  la frecuencia de la señal portadora y  $F_m$  la frecuencia de la señal modular. Un alto índice de modulación de frecuencia es ideal para que los armónicos indeseables estén en frecuencias mayores a la fundamental (frecuencia de la señal modular) asegurando que no afecten significativamente la amplitud de la frecuencia fundamental, también facilita el diseño y empleo de filtros para eliminar esas altas frecuencias. Sin embargo, tener muchos pulsos por periodo de la fundamental genera gran cantidad de conmutaciones, incrementando las pérdidas por conmutación [7][8].

Valores enteros de índice de modulación de frecuencia, generan armónicos en frecuencias múltiplos enteros de la frecuencia fundamental, haciendo la modulación

síncrona. Cuando no es entero, es una modulación asíncrona que genera pulsos de voltaje no periódicos a la salida, generando armónicos con frecuencias no múltiplos enteros de la fundamental [7][8].

Para el amplificador clase D comúnmente la frecuencia de la portadora permanece constante, mientras que la señal modular es de frecuencia variable, haciendo que el índice de modulación de frecuencia cambie.

- Ciclo de trabajo: Es un valor que determina la duración del pulso en estado alto (valor mayor que cero, también llamado tiempo de encendido) durante un periodo de la señal PWM, corresponde a la relación entre el tiempo de encendido sobre el periodo de la señal PWM.


$$D = \frac{T_{ON}}{T},$$

donde  $D$  es el ciclo de trabajo,  $T_{ON}$  es el tiempo de encendido (estado alto) de la señal PWM y  $T$  es el periodo de la señal PWM. Su valor oscila de 0 a 1 aunque comúnmente se expresa en porcentaje desde 0 a 100% respectivamente. Para aplicaciones como el amplificador clase D, es muy recomendado no llegar a ciclos de trabajo cercanos a 0 o 100 % debido a las técnicas de control y disparo de la etapa de salida del amplificador.

En esta modulación la señal modular puede ser una señal de referencia continua (valor constante de tensión), también una señal de baja frecuencia (menor a 50 kHz)

como sinusoidal, cuadrada, triangular, diente de sierra, entre otras. La señal portadora generalmente es una señal triangular, para la aplicación del amplificador clase D su frecuencia esta entre 200 kHz y 300 kHz, también puede ser una señal programada que mejore la modulación [6].

Figura 4. Generación de la señal CB-PWM para una referencia constante.



Fuente: [7] Caracterización de las técnicas de modulación PWM aplicadas a inversores trifásicos, Modificado por los autores.

Existen dos clases de modulaciones:

- PWM natural: Cuando la señal modulada es el resultado de la comparación instantánea entre la señal modular y portadora, los centros de los pulsos no están alineados con los picos de la señal triangular, lo que provoca asimetría [7].

- PWM regular: La señal de referencia esta muestreada en los instantes de los picos positivos o negativos de la portadora, es muy útil para las aplicaciones digitales, puesto que tiene la habilidad de tener enfoque simétrico y asimétrico [7].


Se han desarrollado variaciones de la señal CB-PWM para mejorar el desempeño de diferentes aplicaciones:

- PWM de flanco de subida: La portadora es una señal diente de sierra con pendiente negativa, se hace control a los flancos de subida de la señal moduladora, es también llamada *leading edge* PWM [7].
- PWM de flanco de bajada: La portadora es una señal diente de sierra con pendiente positiva, se hace control a los flancos de bajada de la señal moduladora, es también conocida como *trailing edge* PWM [7].
- PWM de flanco doble: La portadora es una señal triangular, permite el control tanto de subida como de bajada, es también denominada *double edge* PWM [7].
- SPWM: La señal modular es una señal sinusoidal y la portadora es una triangular [7][8].

- SPWM con inyección del tercer armónico: La señal portadora es normalmente triangular y la señal modular es la superposición de dos señales sinusoidales una con una frecuencia tres veces mayor a la otra, esta modulación es utilizada para usar índices de modulación menores y mejorar la eficiencia en la conversión, respecto la SPWM [6][7][8].

La señal SPWM (*sinusoidal pulse width modulation* por sus siglas en inglés) tiene como característica principal un ciclo de trabajo variable continuamente, el cual define la amplitud de la señal mensaje o modular. Como se puede observar en la Figura 5, el ciclo de trabajo es mayor al 50 % cuando la señal mensaje es positiva y se incrementa a medida que la amplitud aumenta, el ciclo de trabajo es menor al 50 % cuando la señal es negativa y disminuye a medida que la amplitud es más negativa, el ciclo de trabajo es exactamente 50 % cuando la señal tiene una amplitud cero. La amplitud de la señal portadora debe ser un poco mayor a la amplitud de la señal de entrada, con el objetivo de no tener ciclos de trabajo de 0 % o 100 %, para que la modulación sea lineal ( $M < 1$ ). La modulación SPWM tiene un buen desempeño armónico, genera un espectro definido con componentes de alta frecuencia y la reducción de componentes de bajo orden [7][8].

Figura 5. Forma de onda de un modulador SPWM y la señal sinusoidal de entrada.




Fuente:[3] Class D audio amplifier: what, why and How.

### 1.1.2 MODULACION SIGMA DELTA

La modulación sigma delta es un proceso de transformación de la señal basado en la generación de pulsos en función de la evolución de la amplitud de la señal que se modula. Dentro de las modulaciones por pulso, la modulación Sigma delta pertenece al grupo de las que utilizan un cuantificador como elemento clave del proceso.


En la Figura 6 y 7 se muestran los bloques que conforman la modulación sigma delta y se aprecia la señal seno de entrada y la señal modulada, respectivamente.

Figura 6. Modulador Sigma Delta, diagrama de bloques.



Fuente: Autores.

Figura 7. Señal sinusoidal modulada.




Fuente: Autores.

La señal de entrada debe ser muestreada a una frecuencia la cual debe cumplir con el teorema de Nyquist. Esta es comparada con un valor delta de amplitud para determinar si la señal crece o decrece, suponiendo que la comparación es positiva da como resultado un uno lógico (3.3 o 5 V) a la salida indicando que la señal crece en amplitud, entonces se aumenta en un delta el valor que va a ser comparado con la siguiente muestra de señal. Si la comparación es positiva la salida sigue siendo un uno lógico, aumentando en un delta el valor con el que va a ser comparada la siguiente muestra de la señal. Esto continua igual hasta que la comparación sea negativa (el valor de la muestra es menor a la sumatoria de los deltas), cuando la comparación es negativa la salida es un cero lógico (0 V) indicando que la señal decrece, restando un delta a la sumatoria de deltas que se van a comparar con la muestra siguiente, si la comparación sigue siendo negativa la resta de un delta permanece hasta que la comparación sea positiva.

La señal de salida es una señal binaria de frecuencia igual a la de muestreo de la señal de entrada, un uno lógico representa un aumento en un delta de la señal de entrada y un cero lógico represente una disminución en un delta de la señal de entrada. Para tener una buena resolución con esta modulación se requiere de un delta lo más pequeño posible y un sobre muestreo en la señal de entrada.

Figura 8. Circuito básico modulación sigma delta.



Fuente: [9] Delta-Sigma ADC.

El circuito básico para un modulador sigma-delta, se muestra en la Figura 8. En un convertidor  $\Delta\Sigma$ , la señal de tensión de entrada analógica está conectada a la entrada de un integrador, que produce una tensión de régimen de cambio, o pendiente en la salida, correspondiente a la magnitud de entrada. Este voltaje de rampa se compara entonces con el potencial de tierra (0 voltios). El comparador actúa como una especie de ADC de un bit, se genera a la salida del comparador 1 bit ("alta" o "baja") dependiendo de si la salida del integrador es positiva o negativa. La salida del comparador se retiene a continuación, a través de un flip-flop tipo D cuya velocidad de reloj es de frecuencia alta. La salida del flip-flop se alimenta de nuevo a otro canal de entrada en el integrador, la alimentación hacia el integrador se efectúa por medio de un comparador el cual convierte a una sola polaridad alto o bajo de tensión, de salida de nivel lógico del flip-flop, en una señal de tensión  $+V$  /  $-V$ , para ser alimentados de nuevo al integrador. El tren de pulsos que provienen

del modulador sigma delta es la señal de entrada del circuito de excitación y control de disparo de los dos medios puente H que conforman la etapa de salida del amplificador clase D.

La generación de señales PWM en la actualidad se realiza con circuitos basados en puertas lógicas y microcontroladores. De esta manera con un circuito eléctrico simple y económico se puede obtener una señal modulada con esta técnica. La PWM tiene máxima variación del ciclo de trabajo del cero al 100 por ciento y permite altos rendimientos en la conducción de cargas con variación de potencia.

Por otro lado el modulador sigma delta tiene algunas ventajas como pre acentuación de los componentes de baja frecuencia de la señal de entrada, mínima varianza de la señal de error a la salida del cuantificador (gracias a la correlación entre muestras adyacentes) y circuitos basados en componentes en su mayoría digitales, es decir, no se deteriora significativamente con el tiempo y la temperatura.

## 1.2 CONTROL Y DISPARO DE TRANSISTORES

Los transistores son controlados por medio de señales de tensión o corriente dependiendo del tipo de transistor, por ejemplo un transistor BJT entra en estado de saturación (conducción) cuando la corriente entre la base y el emisor es constante y suficiente para que permita el paso de corriente entre colector y emisor, mientras que los MOSFET necesitan una tensión entre puerta y surtidor suficiente para formar un canal entre el drenador y el cuerpo del transistor que permita el paso de

corriente entre ellos. Los transistores de potencia más comunes son aquellos que no necesitan un flujo de corriente constante para el disparo de los transistores, como los MOSFET e IGBT (normalmente transistores canal N y NPN respectivamente) que se disparan al aplicar una tensión suficiente entre puerta-surtidor y puerta-emisor respectivamente, y entregar una corriente de carga transitoria.


Los MOSFET de potencia realmente no entran en estado de conducción al instante en que la tensión puerta surtidor es suficientemente elevada para formar el canal. Debido a la naturaleza de esos transistores es necesario cargar una capacitancia formada entre puerta y surtidor (o entre puerta y cuerpo), existe un tiempo transitorio en el cual el dispositivo que aplica la tensión al transistor necesita inyectar una corriente transitoria para cargar esa capacitancia y formar el canal. Entonces los dispositivos de excitación de los transistores deben ser capaces de entregar y absorber las corrientes necesarias para encender y apagar los transistores, a las velocidades de las señales conmutadas. Los circuitos de excitación de transistores de potencia se encargan de manejar los siguientes inconvenientes:

- Las pérdidas por conmutación que se generan entre la transición del estado de conducción y no conducción (carga y descarga del capacitor entre puerta y surtidor). Debido al efecto transitorio, durante la conmutación existe entre drenador y surtidor una tensión y corriente diferente de cero generando pérdidas [10].

- Los circuitos que procesan las señales conmutadas (circuitos digitales) cuentan con una lógica de tensión menor a las tensiones necesarias para encender un transistor de potencia. Los transistores de potencia necesitan de una tensión puerta surtidor entre 10 y 20 voltios, mientras que los circuitos digitales tienen una lógica de tensión de 3.3 o 5 voltios.

Según la aplicación el surtidor o emisor del transistor puede estar conectado o no a tierra, haciendo necesario dos diferentes circuitos de disparo. Cuando el surtidor o emisor está conectado a la tierra del circuito, se habla de un transistor del lado bajo (nombre dado por su posición en un puente H formado por transistores N-MOS o IGBT NPN). En la Figura 9 se muestran dos formas de disparar los transistores de lado bajo, una es una fuente de pulsos (topología básica) y otra es la topología tótem pole.


Figura 9. Configuración del lado bajo para transistores de potencia.



Fuente: [10] Fuente Excitación de MOSFET.


Topologías como el tótem pole son empleadas para que transistores auxiliares asuman la corriente necesaria para disparar a un transistor de potencia en forma más rápida. En la Figura 10 están los resultados de la simulación del circuito de excitación básico y en la Figura 11 los resultados de la simulación del circuito tótem pole, a partir de lo cual se evidencia las mejoras de la topología tótem pole respecto a la excitación básica [10].

Figura 10. Resultados simulación del circuito básico para la excitación de un transistor del lado bajo.



Fuente: [10] Excitación de MOSFET.

Figura 11. Resultados simulación del circuito tótem pole para la excitación de un transistor del lado bajo.




Fuente: [10] Excitación de MOSFET.

Al generar una tensión suficiente para el disparo y asumir una corriente suficientemente elevada, las pérdidas de conmutación se verán significativamente reducidas [10].

Un transistor del lado alto (nombre por su ubicación en el circuito de un puente H) tienen la tensión en el surtidor o emisor flotante, es decir, no se mantiene en un valor constante de tensión (comúnmente el nodo de tierra o cero voltios) sino que puede tomar diferentes valores de tensión, todo depende de la carga y la tensión de disparo (ver Figura 12). Muchas técnicas se han desarrollado para disparar el transistor del lado alto como: suministro de control de puerta flotante, transformador

de pulso, bomba de carga, bootstrap, entre otros. A continuación se abordará la técnica bootstrap.

Figura 12. Transistor de potencia en la configuración de lado alto.




Fuente: [11] HV Floating MOS-Gate Driver ICs

La técnica bootstrap consiste en un circuito capaz de elevar la tensión aplicada al transistor por encima de la tensión de la fuente de alimentación (tensión en el drenador o colector del transistor del lado alto), que para aplicaciones de alta potencia es entre unos 30 y 500 voltios. Los elementos fundamentales del circuito son un diodo, una resistencia y un capacitor, quien se cargará hasta una tensión fija a través del diodo, los otros dispositivos son transistores encargados de permitir la carga y descarga del capacitor. Hoy día existen muchos circuitos integrados capaces de controlar la carga y descarga del capacitor, pero se presta mayor interés a un circuito básico conformado por unos pocos transistores. En la Figura 13 se

observa la configuración de un circuito que utiliza la técnica *bootstrap* para disparar un transistor de potencia del lado alto.

Figura 13. Circuito bootstrap. Modificado por los autores.



Fuente: Autores.

Esta técnica requiere una carga inicial en el capacitor, esto sucede cuando la tensión de entrada es un alto (uno lógico) permitiendo a los transistores Q1 y M2 entrar en estado de conducción. M2 permite la polarización adecuada para el diodo que permite la carga del capacitor y Q1 evita que el transistor M1 se dispare mientras se carga el capacitor. Cuando el capacitor está cargado y la entrada es un bajo (cero lógico) se abren los transistores Q1 y M2, en ese instante la tensión en el surtidor de M1 es tierra, por consiguiente la tensión  $V_{gs}$  de M1 es la tensión del

capacitor quien hace que M1 entre en estado de conducción. Al estar M1 en estado de conducción la tensión del surtidor es aproximadamente la tensión de alimentación, pero la tensión  $V_{gs}$  permanece constante debido a que la tensión del capacitor se elevó respecto al surtidor de M1, manteniendo al transistor M1 en estado de conducción.


Los elementos deben ser seleccionados para tener el mejor desempeño posible, por ejemplo el diodo debe contar con un voltaje inverso muy elevado porque durante el tiempo de encendido del transistor del lado alto la tensión inversa llega a ser tan elevada como la tensión del drenador, además el diodo debe tener un tiempo de recuperación corto y corriente reversa pico baja debido a que el diodo al apagarse permite la descarga del capacitor. El valor de resistencia que limita la corriente que entrega el capacitor al transistor debe ser adecuada porque debido al  $dv/dt$  la corriente puede llegar a ser mayor a la que puede suministrar el dispositivo de disparo [11] [12] [13]. Para proteger el diodo, en ocasiones se usa una resistencia en serie para limitar la corriente que carga el capacitor bootstrap. El capacitor comúnmente es cerámico por su mejor desempeño a alta frecuencia, la capacitancia depende de diferentes factores como carga necesaria en la puerta del transistor de potencia, corriente inactiva del transistor del lado alto, corriente de fuga del dispositivo de disparo, tensión de alimentación del circuito, caída de tensión del diodo *bootstrap*, frecuencia de la señal conmutada, entre otros [11][12][13].

### 1.3 PUENTE H

Un Puente H es un circuito eléctrico generalmente como el de la Figura 14. Este permite cambiar la dirección de una corriente que pasa por una carga. Un


puente en H o puente H se construye con 4 interruptores (mecánicos, mediante transistores u otros dispositivos de potencia). Cuando los interruptores S1 y S4 (Figura 15) están cerrados y S2 y S3 abiertos se aplica una tensión positiva en la carga.

Figura 14. Circuito Puente H.



Fuente: Autores.


Figura 15. Funcionamiento Puente H, interruptor S1 y S4 cerrados



Fuente: Autores.

Abriendo los interruptores S1 y S4 y cerrando S2 y S3, el voltaje se invierte, permitiendo una tensión negativa en la carga (Figura 16).

Figura 16. Funcionamiento Puente H, interruptor S2 y S3 cerrados.



Fuente: Autores.

En un puente H se usan transistores MOSFET e IGBT principalmente para mejorar la eficiencia del puente, a diferencia de los transistores bipolares, estos transistores tienen una resistencia de encendido que ronda los  $0.1 \Omega$  o menor. Esto significa que por ejemplo con una corriente de 4 A se estaría perdiendo sólo 0.4 V por transistor, lo cual representa un buen rendimiento para el puente.

Los MOSFET e IGBT trabajan mediante la aplicación de un voltaje en la puerta, estos transistores son extremadamente sensibles a las corrientes estáticas, además su puerta no puede ser dejada sin conexión, ya que pueden llegar a dañarse [14].

El tamaño de los transistores para un puente H se elige para optimizar la disipación de potencia, asegurando que la tensión sea pequeña cuando se generan grandes corrientes. La disipación de potencia de salida de un puente H en un amplificador clase D, puede alcanzar niveles que ponen en peligro los transistores de salida esto si el amplificador se ve obligado a entregar una potencia muy alta durante un largo tiempo. Para proteger contra el sobrecalentamiento, se requieren de circuitos de control de temperatura.

En los esquemas de protección simples, la etapa de salida del amplificador se apaga cuando la temperatura medida por un sensor supera un umbral de temperatura, cuando lo supera este se apaga y deja de funcionar hasta que se enfríe el dispositivo.


Otro inconveniente que se puede presentar en esta etapa es el flujo excesivo de corriente en los transistores, pues la disminución en la resistencia de estos no es un problema si los terminales de la etapa de salida y las cargas están conectadas correctamente, pero enormes corrientes puede resultar si estos nodos son cortocircuitados por error.

Si estas corrientes no se controlan pueden dañar los transistores o circuitos a su alrededor. En consecuencia, se necesita circuitos de detección de corto circuito para los transistores de salida. En los esquemas de protección simples, la etapa de salida se cierra si las corrientes de salida superan un umbral de seguridad.

## 1.4 FILTRO

Es un circuito empleado principalmente para el acondicionamiento de la señal de entrada, es decir, la señal de salida tiene el espectro modificado, pueden ser filtros pasivos o activos [15][17]. El filtro forma parte del amplificador clase D, quien lo utiliza para eliminar componentes de alta frecuencia de la señal de salida y permitir el paso de la señal de interés. Normalmente los filtros se diseñan para procesar señales de tensión y tener una ganancia igual a 1 V/V. Estos se representan por medio de una función de transferencia, que al ser escrita en su forma canónica se observan parámetros que caracterizan el comportamiento del filtro. Se utiliza el diagrama de bode para graficar la respuesta en frecuencia del filtro [15]. Los filtros se clasifican según su respuesta en frecuencia, filtro pasa bajos, pasa altos, pasa banda y rechaza banda (figura 17) [15][16][17].


Figura 17. Respuesta en frecuencia de a) Filtro ideal pasa bajos, b) filtro ideal pasa altas, c) filtro ideal pasa banda, d) filtro ideal rechaza banda.



Fuente: [16] Circuitos Pasivos.

El orden del filtro hace referencia a que tan cerca está del comportamiento ideal, a mayor orden más ideal es el filtro. Una forma sencilla de observar el orden del filtro es con ayuda del diagrama de bode, midiendo la pendiente de la zona de transición (figura 18), para un filtro de primer orden es de -20dB/dec y aumenta en -20dB/dec cada vez que el orden aumente en uno.

Figura 18. Bandas y zonas de trabajo de un filtro eléctrico.




Fuente: [15] Filtros Eléctricos Pasivos.

El amplificador clase D utiliza filtros pasivos pasa bajas entre la etapa de salida y la carga. Existen muchas formas de implementar un filtro pasa bajas, el circuito básico de un filtro pasa bajas se muestra en la Figura 19. La función de transferencia está representada por la siguiente ecuación.

$$H(j\omega) = \frac{\frac{1}{R * C}}{j\omega + \frac{1}{R * C}} = \frac{\omega_c}{j\omega + \omega_c}$$


Figura 19. Circuito filtro pasivo pasa bajos.



Fuente: [15] Filtros Eléctricos Pasivos.

Donde  $w_c$  es la frecuencia de corte del filtro. El filtro es de primer orden y para aumentar de orden es necesario agregar más circuitos en cascada [15]. Como ejemplo suponemos que la frecuencia de corte es de  $850 \frac{rad}{s}$ . El diagrama de bode se presenta en la Figura 20, observe que la frecuencia de  $-3dB$  es del mismo valor que el polo del denominador de la función de transferencia, y que al ser un filtro de primer orden la banda de atenuación tiene una pendiente de  $-20dB/dec$ .


Figura 20. Diagrama de bode de un filtro pasa bajas de primer orden.



Fuente: Autores

En la siguiente figura se presenta un circuito RLC Pasa Bajas.

Figura 21. Circuito RLC.



Fuente: [16] Producción y Electrónica.


La función de transferencia del circuito es:

$$\frac{V_o}{V_{in}} = \frac{1/LC}{S^2 + \frac{1}{C} S + \frac{1}{LC}}$$

Para valores de L=100μH C=680 n F R= 10 Ω tenemos la siguiente función de transferencia.

$$\frac{V_o}{V_{in}} = \frac{1,47058e11}{S^2 + 1470588,2 S + 1,47058e11}$$

Figura 22. Diagrama de Bode de un filtro pasa bajas.



Fuente: Autores


## 2. SIMULACIÓN

### 2.1 Simulación de la etapa de modulación

#### 2.1.1 Modulación PWM


Esta modulación se obtiene al comparar una señal de referencia con una señal portadora. La señal referencia puede ser constante o variable. La Figura 23 muestra el circuito básico para generar una señal CB-PWM con un una referencia (señal modular) constante. La señal portadora es una señal triangular con una frecuencia de 300 kHz. El ciclo de trabajo depende del valor de tensión de la señal modular y para el caso de la Figura 23 debería ser cercano al 75 %.

Figura 23. Circuito para la modulación CB-PWM.



Fuente: Autores.

Figura 24. Resultados de la simulación del circuito de la figura 23.




Fuente: Autores.

$$D = \frac{2.3951 * 10^{-6}}{3.3333 * 10^{-6}} = 71.85 \%$$


La siguiente simulación es para una señal modular variable, esta modulación es conocida como SPWM. La Figura 25 muestra el circuito básico para esta modulación. Se espera que el ciclo de trabajo cambie en función de la amplitud de la señal modular, es decir, el ciclo de trabajo aumenta a medida que la amplitud de la señal modular es más positiva y disminuye a medida que es más negativa.

Figura 25. Circuito básico para la modulación SPWM.



Fuente: Autores.

Figura 26. Resultados de la simulación del circuito de la figura 25.





Fuente Autores.

En la Figura 26 se observan los resultados de la simulación para la modulación SPWM, como era de esperarse el ciclo de trabajo aumenta a medida que lo hace la amplitud de la señal modular y viceversa, además para que la modulación fuese lineal, la amplitud de la portadora es un poco mayor, lo que hace que el ciclo de trabajo esté entre valores mayor a 0% y menor a 100 %.

El espectro de la señal modulada se presenta en la Figura 27, en ella se evidencia la presencia de armónicos múltiplos de la señal portadora y la componente de frecuencia respectiva a la señal modular (10 kHz para esta simulación), para recuperar la señal de entrada es necesario usar un filtro pasa bajas con una frecuencia de corte alrededor de los 100 kHz, eliminando todas las otras frecuencias menos la frecuencia de la señal modular.

Figura 27. Espectro de la señal modulada SPWM.




Fuente: Autores.

Un circuito modulador SPWM junto con una etapa de filtrado pasa bajos de segundo orden con una frecuencia de corte cercana a los 135.3 kHz se presenta en la Figura 28. En la Figura 29 están los resultados de la simulación del circuito modulador


SPWM con filtro, como se puede apreciar la forma de onda recuperada es similar a la señal de entrada, con una distorsión armónica total de 14.684 %.

Figura 28. Circuito modulador SPWM junto con una etapa de filtrado pasa bajos de segundo orden.



Fuente: Autores.

Figura 29. Señal modulada SPWM filtrada.



Fuente: Autores.


### 2.1.2 Modulación Sigma-Delta

En el circuito de la Figura 30 se puede observar una configuración para la realización de la modulación sigma-delta de primer orden. La salida del circuito es el flip-flopo tipo D, quien muestrea los datos para generar una señal cuadrada como la que se muestra en la Figura 31.

Como era de esperar la señal cuadrada es periódica (periodo igual al de la señal modular) y se comporta según lo esperado, es decir son pulsos consecutivos en alto y en bajo cuando la señal tiene pendiente positiva y negativa respectivamente, y cuando la señal está llegando a su valor máximo los pulsos cambian de alta a bajo consecutivamente.


La señal modulada debe contener la frecuencia de las señal modular (10 kHz para esta simulación), esto se evidencia en la Figura 32.

Figura 30. Circuito Modulador sigma-delta.





Fuente: Autores.

Figura 31. Señal modulada sigma-delta.



Fuente: Autores

Figura 32. Espectro de la señal modulada sigma delta.




Fuente: Autores.

Según el espectro de la señal modulada (Figura 32) cuenta con componentes de alta frecuencia que están muy por encima de la frecuencia de la señal modular, haciendo fácil la recuperación de la señal con un filtro de primer o segundo orden con una frecuencia de corte cercana a los 150 kHz.


En la Figura 33 se muestra el circuito modulador sigma delta junto con un filtro de segundo orden con una frecuencia de corte de 135.3 kHz, los resultados de la simulación se presenta en la Figura 34, en ella se ve la recuperación de la señal de entrada. La distorsión armónica total de la señal de salida es de 5.6 %.

Figura 33. Circuito modulador sigma delta junto con una etapa de filtrada a la salida.



Fuente: Autores.

Figura 34. Señal modulada sigma delta filtrada.




Fuente: Autores

## 2.2 Simulación de la etapa de excitación y control

### 2.2.1 Circuito generador de tiempo muerto:

Este circuito es fundamental para evitar que cada medio puente de la etapa de salida genere un corto circuito a la fuente de tensión de la etapa de salida. La Figura 35 muestra un arreglo que genera el retardo en tiempo necesario [17]. El circuito RC tiene un proceso de carga y descarga que hace lenta la respuesta de las compuertas inversoras U2 y U3, permitiendo el retardo de tiempo en la salida, para aumentar el tiempo de carga se puede incrementar el valor de la resistencia o del capacitor.


Figura 35. Circuito generador de tiempo muerto.



Fuente: Autores.

El anterior genera dos señales para el disparo de un medio puente. Las señales de salida de las compuertas U6 y U7 son las encargadas de disparar el transistor del lado alto y bajo respectivamente (ver Figura 36).

Figura 36. Resultados de la simulación del tiempo muerto.




Fuente: Autores.

### 2.2.2 Circuito de excitación para un transistor del lado bajo:


Estos circuitos se utilizan con el objetivo de mejorar el tiempo de encendido de los transistores, deben ser capaces de asumir la corriente necesaria para disparar un transistor de potencia MOSFET o IGBT. En la figura 9 están dos circuitos, uno es el circuito básico para la excitación del transistor y otro es el circuito tótem pole para la excitación del transistor.

Figura 37. Circuitos de excitación de un transistor MOSFET del lado bajo.



Fuente: Autores.


Figura 38. Resultados de la simulación de los circuitos de la Figura 37.



Fuente: Autores.

Como se puede observar en la Figura 38 la excitación para un transistor del lado bajo mejora significativamente para el circuito tótem pole, pasando de tener un tiempo de encendido de 470 ns a 99.6 ns. Esto se debe a que los transistores Q1 y Q2 suministran más corriente que la fuente V1 (ver Figura 39).

Figura 39. Corriente en la puerta para los dos circuitos de excitación de transistores de lado bajo.



Fuente: Autores.

### 2.2.3 Circuito de excitación para un transistor del lado alto:

El circuito de la Figura 40 es usado para disparar un transistor del lado alto con la técnica bootstrap. El valor del capacitor bootstrap se obtiene por medio de la siguiente ecuación [13]

$$C \geq \frac{2 * \left[ 2Q_g + \frac{I_{qbs(max)}}{f} + Q_{ls} + \frac{I_{cb(leak)}}{f} \right]}{V_{cc} - V_f - V_{ls} - V_{min}}$$

Para el transistor IRF150 y sabiendo que el disparo no se realiza con un circuito integrado, según la hoja de datos del transistor los valores quedan de la siguiente manera:

$$Q_g = 120 \text{ [nC]}$$

$$I_{qbs(\max)} = 0 \text{ [A]}$$

$$Q_{ls} = 5 \text{ [nC]}$$

$$I_{cb(\text{leak})} = 0 \text{ [A]}$$

$$f = 300 \text{ [kHz]}$$

$$V_{cc} = 20 \text{ [V]}$$

$$V_f = 0.7 \text{ [V]}$$


$$V_{ls} = 0 \text{ [V]}$$

$$V_{min} = 0 \text{ [V]}$$

$$C \geq 25.38 \text{ [nF]}.$$

Una vez establecido el mínimo valor posible para un correcto funcionamiento, el valor del capacitor bootstrap es de 5 uF debido a un mejor desempeño del circuito respecto a capacitores menores a 1uF.


Figura 40. Circuito de disparo *bootstrap*.



Fuente: Autores.

En la figura 41 se presentan los resultados de la simulación, donde se observa el correcto funcionamiento del circuito, ya que cuando la fuente generadora de pulsos es un alto, la tensión entre el drenador y surtidor de M1 es un corto.


Figura 41. Resultado de la simulación del circuito de la figura 40.



Fuente: Autores.


En la Figura 42 y 43 se muestran las señales de voltaje y corriente en el capacitor bootstrap. Como se puede observar, debido a las condiciones iniciales de tensión iguales a cero del capacitor existe, un tiempo transitorio de carga del capacitor. En la figura 43 se evidencia el proceso de carga y descarga del capacitor. Cuando la tensión de entrada es un alto, el capacitor empieza a cargarse a una corriente constante. Cuando la tensión de entrada es un bajo la tensión del capacitor disminuye debido a que entrega una corriente transitoria para disparar el transistor de lado alto.

Figura 42. Efecto transitorio de carga del capacitor *bootstrap*.



Fuente: Autores.


Figura 43. Efecto transitorio de carga del capacitor *bootstrap*, ampliado.



Fuente: Autores.

La forma de onda de corriente y tensión del diodo *bootstrap* se presenta en la Figura 44. Se aprecia que el diodo entrega pulsos de corriente para cargar el capacitor *bootstrap*, que a medida que el capacitor se carga, la fuente V2 necesita entregar cada vez menos corriente al capacitor, además el diodo debe soportar una tensión inversa de más o menos 95 V.

Figura 44. Tensión y corriente en el diodo *bootstrap*.




Fuente: Autores.

### 2.3 Simulación de la etapa de filtrado

Para que la etapa de filtrado no interfiera con la eficiencia del amplificador clase D, es necesario usar un filtro de segundo orden que no genere pérdidas, esto se logra usando componentes pasivos como capacitores e inductores para el filtro. En la figura 45 se presenta un filtro LC de segundo orden.


Figura 45. Filtro pasivo de segundo orden LC.



Fuente: Autores.

La grafica de la magnitud de la función de transferencia del filtro, está en la Figura 46. Se puede observar que tiene una ganancia en banda plana de 1 [V/V] y la frecuencia de corte es de 91.940 kHz.

Figura 46. Respuesta en frecuencia de la magnitud de la función de transferencia del filtro pasivo de segundo orden LC.




Fuente: Autores.

## 2.4 Simulación del amplificador clase D

### 2.4.1 Amplificador Clase D ideal

La etapa de salida del amplificador está formada por interruptores activados y desactivados por tensión, que tienen un comportamiento mucho más rápido que los transistores, además se puede variar la resistencia de encendido de los interruptores. Para que los interruptores tengan un comportamiento ideal, la resistencia de encendido se asigna lo más baja posible, en la Figura 47 se presenta el circuito para la simulación de un amplificador clase D ideal.

Figura 47. Circuito del amplificador clase D ideal.




Fuente: Autores.

Los resultados de simulación del amplificador clase D ideal se presentan en la Figura 48. En esa figura se puede observar que aunque la forma de onda de salida

no es totalmente sinusoidal, se puede considerar que a la salida hay una forma de onda muy similar a la de entrada.


Figura 48. Resultado de la simulación del amplificador clase D ideal.



Fuente: Autores.

La eficiencia del circuito y la distorsión armónica de la señal de salida deberían ser muy buenas. En la Figura 49 se observan las potencias del circuito. Entonces según la siguiente figura, la eficiencia del circuito es de un 100 % y la distorsión armónica total es de 3.7 %.

Figura 49. Potencia de entrada y salida del amplificador clase D ideal.




Fuente: Autores.

#### 2.4.2 Amplificador Clase D real

La simulación se hace con el puente H conformado por transistores que tengan un modelo de simulación real. Aunque la excitación y disparo de los transistores de un puente H se puede hacer con la técnica *bootstrap*, se utilizará un arreglo de componentes que emulan un opto acoplador para disparar transistores. Estos conectan y desconectan una fuente de tensión entre puerta y surtidor sin importar si el transistor es de lado alto o de lado bajo. En la Figura 50 se encuentra el circuito del amplificador clase D real para esta simulación.


Figura 50. Circuito amplificador clase D real.



Fuente: Autores.

Los resultados de la simulación se presentan en la Figura 51. Se puede observar que la recuperación de la señal es buena, la forma de onda de la señal de entrada es muy similar a la de salida.


Figura 51. Resultado de la simulación del amplificador clase D real.



Fuente: Autores.

En la Figuras 52 están las gráficas de las potencias del circuito. En estas figuras se puede comprobar que la eficiencia del circuito es 82.8 % y la distorsión armónica total es de 6.8 %.

Figura 52. Potencia de entrada y salida del amplificador clase D real.



Fuente: Autores.

### 2.4.3 Verificación del desempeño de los circuitos del amplificador clase D real e ideal

Se simula el circuito del amplificador clase D ideal para diferentes resistencias de encendido de los interruptores, con el objetivo de verificar que las pérdidas por conmutación de un amplificador clase D real son significativas. En la Tabla I se presentan los resultados de la simulación para diferentes resistencias de encendido.

Tabla I Resultados de la simulación de la variación de la resistencia de encendido de un amplificador clase D ideal.

Amplificador clase D ideal			
Ron [mΩ]	potencia de salida [W]	Potencia de entrada [W]	eficiencia [%]
0,01	107,36	107,36	100,00
0,10	107,36	107,45	99,92
1,00	107,37	107,45	99,92
10,00	107,36	107,45	99,92
55,00	107,37	107,46	99,92
100,00	102,86	105,29	97,69
150,00	102,87	105,30	97,69
200,00	102,86	105,30	97,69
300,00	102,86	105,29	97,69
400,00	91,38	99,75	91,61
500,00	88,11	98,10	89,82
1000,00	88,11	98,09	89,82
1400,00	88,11	98,09	89,82
1800,00	88,10	98,09	89,82
2000,00	88,10	98,09	89,82
3000,00	88,11	98,09	89,82

Fuente: Autores.

La Tabla I evidencia que la resistencia de encendido no afecta significativamente la eficiencia del circuito, solo cuando la resistencia es mayor a 300 mΩ afecta al circuito ideal. Los transistores del puente H del circuito amplificador clase D real son IRF150, que cuentan con una resistencia de encendido de 55 mΩ. El amplificador real tiene una eficiencia de 82.8 %, mientras que para el amplificador ideal con una

resistencia de encendido igual es de 99.91 %, entonces las pérdidas por conmutación para el circuito de la Figura 52 representan una disminución de 17.07 % en la eficiencia.

Se realiza la simulación del circuito del amplificador clase D real para diferentes frecuencias de la señal portadora, todo con el objetivo de mostrar el cambio en la distorsión armónica total, el aumento de las pérdidas por conmutación y en consecuencia la reducción de la eficiencia. En la Tabla II se muestran los resultados de la simulación. La frecuencia de la señal modular es de 10 kHz y la carga de 10  $\Omega$ .

Tabla II. Simulación del amplificador clase D real para diferentes valores de la señal portadora.

Amplificador clase D real				
Frecuencia de la portadora [kHz]	potencia de salida [W]	Potencia de entrada [W]	eficiencia [%]	THD [%]
120,00	426,48	471,08	90,53	29,70
130,00	411,31	457,74	89,86	24,71
150,00	394,64	444,76	88,73	18,07
180,00	382,55	437,84	87,37	12,31
200,00	376,88	436,34	86,37	9,99
300,00	366,78	447,46	81,97	6,79
400,00	372,02	468,96	79,33	8,99
500,00	385,50	492,47	78,28	11,89
1000,00	467,60	611,53	76,46	15,44

Fuente: Autores.

Como se observa en la Tabla II las pérdidas por conmutación aumentan disminuyendo la eficiencia del circuito, la THD es alta para bajas frecuencias de la señal portadora debido que el espectro de la señal SPWM tiene componentes cercanos a la frecuencia de corte del filtro, también es alta para frecuencias de la señal portadora porque los transistores no responden a esa frecuencia de conmutación haciendo que se pierda la forma de onda de la señal de salida. Las siguientes simulaciones se realizan para verificar el ancho de banda de los circuitos del amplificador clase D real e ideal. Las pruebas se realizan para una frecuencia de portadora de 300 kHz y carga de 10  $\Omega$ , resistencia de encendido de 0.01 [m $\Omega$ ] para el amplificador ideal. En las Tablas III y IV se presentan los resultados de la simulación del amplificador clase D real e ideal respectivamente.

Tabla III Simulación del amplificador clase D real para diferentes valores de frecuencia de la señal modular.

Amplificador clase D real				
Frecuencia de la señal modular [kHz]	potencia de salida [W]	Potencia de entrada [W]	eficiencia [%]	THD [%]
0,50	354,16	433,02	81,79	5,82
1,00	365,07	433,10	84,29	5,76
5,00	357,14	436,42	81,84	6,36
8,00	362,02	442,09	81,89	6,47
10,00	366,78	447,75	81,92	6,75
12,00	371,84	453,97	81,91	6,70
15,00	382,99	465,60	82,26	6,58
20,00	406,25	494,16	82,21	6,46
30,00	471,16	572,95	82,23	4,62
40,00	571,43	689,72	82,85	4,21
50,00	631,81	771,65	81,88	3,95

60,00	559,28	706,91	79,12	4,52
80,00	270,42	377,43	71,65	9,67
100,00	123,99	174,43	71,08	6,80

Fuente: Autores.

Tabla IV Simulación del amplificador clase D ideal para diferentes valores de frecuencia de la señal modular.

Amplificador clase D ideal				
Frecuencia de la señal modular [kHz]	potencia de salida [W]	Potencia de entrada [W]	eficiencia [%]	THD [%]
0,50	103,38	103,53	99,86	3,76
1,00	103,41	103,56	99,86	3,54
5,00	104,35	104,51	99,85	3,73
8,00	105,93	106,06	99,87	3,72
10,00	107,37	107,51	99,87	3,69
12,00	109,18	109,44	99,77	3,67
15,00	112,58	113,15	99,49	3,65
20,00	120,27	120,38	99,91	3,56
30,00	144,26	144,33	99,95	3,36
40,00	179,44	179,44	100,00	3,22
50,00	204,18	204,66	99,76	3,20
60,00	177,69	181,06	98,14	3,81
80,00	70,74	70,74	100,00	8,51
100,00	22,88	22,88	100,00	6,46

Fuente: Autores

Según los resultados de la simulación de las Tablas III y IV, el ancho de banda del amplificador clase D real e ideal es cercana a 80 [kHz], debido a que al aumentar la frecuencia partir de la propuesta la THD aumenta. La eficiencia no se ve afectada en ninguna de las dos simulaciones debido a que el filtro no genera pérdidas.

### 3. IMPLEMENTACIÓN

#### 3.1 Proceso de selección del amplificador clase D

Se muestra el desempeño de un amplificador clase D real, para un amplificador de media o alta potencia de más de 100 W. Existen muchos fabricantes que desarrollan amplificadores clase D. La Tabla V muestra un resumen de los fabricantes consultados.

Tabla V. Tabla de referencias de los fabricantes.

Referencia	Fabricante	Modulación	Potencia en la carga
TDA8950	NXP semiconductor	PWM	150 W
TAS5342LA	Texas Instrument	PWM	100 W
TAS5611a	Texas Instrument	PWM	125 W
TDA7492	STMicroelectronics	PWM	100 W

Fuente: Autores.

Todos cuentan con la potencia adecuada para la implementación, con el mismo tipo de modulación. Los circuitos integrados consultados necesitan componentes pasivos externos para funcionar, pero el TAS5342LA necesita una señal de entrada PWM proveniente de un microcontrolador o de un modulador PWM, debido a eso no se selecciona el TAS5342LA. Se descarta el integrado TDA7492 puesto que tiene una THD mayor que los integrados restantes. Finalmente se elige el TAS5611a debido a la disponibilidad del dispositivo.

### 3.1.1 El amplificador clase D TAS5611a

El amplificador TAS5611a es principalmente usado para aplicaciones de señales de audio. Tiene una tecnología de realimentación propia del fabricante conocida como *PurePath™HD* que permite una THD menor a 0.03% con una alta eficiencia [18]. El integrado tiene internamente circuitos de protección y reporte de error para: bajo voltaje, sobre temperatura, protección de corto circuito y saturación en la salida (*Clipping*). Permite múltiples configuraciones en el mismo circuito impreso, como PBTL, BTL y SE [18]. La Tabla VI muestra algunos de los parámetros importantes del amplificador clase D TAS5611a.

Tabla VI Parámetros TAS5611a.

Parámetros relevantes del TAS5611a	
Ganancia	20 dB
RDS(on)	60 mΩ
SNR	100 dB
PSRR	80 dB
BW	80 kHz

Fuente: Autores.

El circuito integrado TAS5611a presenta considerables ventajas respecto a la implementación de un amplificador clase D usando varios dispositivos, uno para cada etapa del amplificador (modulación, control y disparo, puente H y filtro). La Tabla VII muestra una comparación entre la implementación del TAS5611a y una amplificación clase D usando varios dispositivos.

Tabla VII Comparación del circuito integrado seleccionado a la implementación de un amplificador clase D discreto.


TAS5611a	Amplificador clase D con varios dispositivos
Un solo encapsulado de forma cuadrada con 14 mm en sus lados y varios elementos pasivos, que hacen la PCB de un tamaño menor a 15 x 13 cm <sup>2</sup> [18]	Varios circuitos integrados y elementos pasivos, que hacen la PCB forzosamente de mayor tamaño respecto al TAS5611a
El circuito integrado cuesta alrededor de 8 dólares.	Para hacer lo mismo que el integrado TAS5611a es necesario al menos 4 circuitos integrados (modulador y control de disparo) y ocho transistores, que seguramente en conjunto tienen un costo mayor a 8 dólares.
Dentro del encapsulado cuenta con una realimentación mejorando la THD.	La realimentación es posible, pero no es la misma técnica de realimentación que usa el fabricante de TAS5611a, así que los resultados de la realimentación serían diferentes o impredecibles.
Cuenta con señales de aviso de error y sobre temperatura, que previenen el daño del circuito integrado.	Sería necesario adicionar alguna etapa de censado para valorar la temperatura de los circuitos.

Fuente: Autores.

### 3.1.2 Pruebas de distorsión y eficiencia del amplificador clase D

La principal aplicación del TAS5611a es el manejo de señales de audio, sin embargo para medir la eficiencia y la distorsión armónica se usa una señal sinusoidal, la misma para cada entrada, con una carga resistiva de más o menos  $3.9 \Omega$ . El amplificador se implementó con la configuración BTL, con esta el amplificador cuenta con dos entradas y dos salidas independientes, y cada una puede entregar hasta 125 W. La entrada y la salida de cada canal del amplificador es diferencial, pero para las pruebas se usa un generador de señales, el mismo para cada canal, el positivo del generador de señales para una entrada del canal y se conecta a tierra la otra entrada del mismo canal (ver figura 53).


Figura 53. Montaje del amplificador clase D TAS6511a.



Fuente: Autores.

La Figura 54 verifica la ganancia del amplificador clase D implementado, para dos frecuencias de señal de entrada, en ella se mide la señal de entrada (generador de señales) por el canal 2 del osciloscopio y la señal de salida por el canal 1 del osciloscopio. La potencia alcanzada por el amplificador en el laboratorio fue de 16 W de salida. En la figura 54 se puede apreciar que la ganancia es aproximadamente de 10 [V/V] o 20 [dB].

Figura 54. Verificación de la ganancia del amplificador clase D implementado.




Fuente: Autores.

Para evaluar la distorsión armónica total se usa el osciloscopio Gwinstek DSD-1062. Para medir la forma de onda de tensión en cada salida de un canal, el osciloscopio permite guardar los valores de tensión de cada canal en archivos .xls, que luego son cargados en Matlab para poder hacer la resta de las dos señales medidas y

posteriormente realizar la medición de la THD de la salida diferencial. La Figura 55 muestra una captura en pantalla de la primera prueba que se realiza.


Figura 55. Captura en pantalla de la primera medición de las salidas para evaluar la THD.



Fuente: Autores.


Primero se cargan los valores en Matlab y se ajustan para que la señal que de solo para un periodo. La Figura 56 muestra las gráficas de los datos medidos para la primera prueba. Se realizaron 23 mediciones que se consideran suficientes pruebas para procesar los valores en Matlab. La salida diferencial para las mediciones de las pruebas número 1, 11 y 23 se muestran en la Figura 57. Ahora se calcula la THD para cada captura de los diferentes valores de las salidas. La Figura 58 muestra la gráfica de la THD respecto a la potencia de entrada.

Figura 56. Graficas en Matlab de la primera captura para la medición de la THD.




Fuente: Autores.

Figura 57. Grafica de la señales diferenciales de las pruebas 1, 11 y 23.



Fuente: Autores.

Figura 58. THD vs Potencia de salida.



Fuente: Autores.

Medir la eficiencia se realizó con multímetros. La tensión de 32 [V] entrega la potencia para la carga. Para medir la corriente de entrada se emplea una resistencia de  $0.03 \Omega$  de 20 W entre el positivo de la fuente de 32 [V] y la bornera para la tensión positiva de la PCB. Para la potencia de salida se mide la tensión eficaz en cada salida. Las mediciones se hacen para una señal de entrada sinusoidal (la misma para cada entrada) de 1.45 [kHz], los resultados se presentan en la Tabla VII y la Figura 59.


Tabla VIII Resultado pruebas.

Tension eficaz salida 1 [V]	Tension eficaz salida 2 [V]	Tension promedio resistencia fuente [V]	Potencia Salida 1 [W]	Potencia Salida 2 [W]	Potencia Fuente [W]	Eficiencia [%]
0,19	0,19	0,00	0,01	0,01	0,85	2,12
0,62	0,62	0,00	0,10	0,10	1,17	16,96
0,72	0,72	0,00	0,13	0,13	1,17	22,82
0,77	0,78	0,00	0,15	0,16	1,28	24,12
0,88	0,89	0,00	0,20	0,20	1,39	28,83
0,99	0,99	0,00	0,25	0,25	1,49	33,45
1,05	1,06	0,00	0,28	0,29	1,60	35,61
1,13	1,13	0,00	0,33	0,33	1,71	38,44
1,18	1,19	0,00	0,36	0,36	1,81	39,78
1,25	1,25	0,00	0,40	0,40	1,92	41,67
1,31	1,31	0,00	0,44	0,44	2,03	43,36
1,37	1,37	0,00	0,48	0,48	2,13	44,95
1,42	1,42	0,00	0,51	0,52	2,24	45,97
1,47	1,48	0,00	0,55	0,56	2,35	47,48
1,54	1,54	0,00	0,61	0,61	2,45	49,54
1,59	1,59	0,00	0,65	0,65	2,56	50,68
1,67	1,67	0,00	0,71	0,72	2,77	51,66
1,72	1,72	0,00	0,76	0,76	2,88	52,68
1,76	1,76	0,00	0,79	0,80	2,99	53,19
1,81	1,82	0,00	0,84	0,85	3,09	54,52
1,84	1,85	0,00	0,87	0,87	3,20	54,40
1,90	1,90	0,00	0,92	0,93	3,31	55,90
1,94	1,95	0,00	0,97	0,97	3,41	56,87
1,98	1,99	0,00	1,01	1,01	3,52	57,38
2,04	2,04	0,00	1,07	1,07	3,63	58,85
2,06	2,06	0,00	1,09	1,09	3,73	58,29
2,10	2,11	0,00	1,13	1,14	3,84	59,18
2,13	2,13	0,00	1,16	1,16	3,95	58,95
2,17	2,18	0,00	1,21	1,22	4,05	59,85
2,23	2,23	0,00	1,28	1,28	4,27	59,77
2,29	2,29	0,00	1,34	1,34	4,37	61,49
2,34	2,34	0,00	1,40	1,40	4,59	61,22
2,38	2,38	0,00	1,45	1,45	4,69	61,89
2,41	2,41	0,00	1,49	1,49	4,80	62,05

2,56	2,56	0,00	1,68	1,68	5,23	64,30
2,62	2,62	0,01	1,76	1,76	5,55	63,47
2,67	2,67	0,01	1,83	1,83	5,65	64,67
2,93	2,94	0,01	2,20	2,22	6,61	66,80
3,07	3,07	0,01	2,42	2,42	7,25	66,64
3,21	3,22	0,01	2,64	2,66	7,79	68,07
3,33	3,34	0,01	2,84	2,86	8,32	68,55
3,42	3,44	0,01	3,00	3,03	8,85	68,15
3,61	3,62	0,01	3,34	3,36	9,71	69,04
3,82	3,84	0,01	3,74	3,78	10,77	69,83
3,97	3,98	0,01	4,04	4,06	11,52	70,34
4,04	4,05	0,01	4,19	4,21	11,95	70,24
4,22	4,24	0,01	4,57	4,61	13,01	70,51
4,33	4,35	0,01	4,81	4,85	13,87	69,66
4,39	4,40	0,01	4,94	4,96	14,29	69,30
4,66	4,66	0,02	5,57	5,57	16,11	69,14

Fuente: Autores.

Figura 59. Grafica de eficiencia vs potencia de entrada.




Fuente: Autores.

### 3.2 Análisis de los resultados


Las Figuras 60 y 61 son las gráficas de la hoja de datos del amplificador clase D.

Figura 60. Grafica de THD vs potencia de salida, que ofrece el fabricante.



Fuente [18]. TAS5611a.

Figura 61. Gráfica eficiencia vs potencia, que ofrece el fabricante.



Fuente [18]. TAS5611a.

La distorsión armónica total de la señal de salida se mantiene por debajo del 7 %, es lo esperado para un amplificador clase D, pero según la hoja de datos del integrado la THD debería ser no mayor a 0.1 % para el rango de potencia medido. La significativa diferencia entre estos valores medidos puede deberse a la resolución de tensión que ofrece el osciloscopio para medir y capturar los datos en un archivo .xls. La eficiencia medida de amplificador clase D se ajusta a la gráfica de la Figura 61, seguramente la eficiencia aumentaría si la potencia de salida aumentase.

#### 4. CONCLUSIONES

- En la simulación el amplificador clase D tiene una eficiencia que aumenta con la potencia y se mantiene estable con respecto a la frecuencia de la señal de entrada, entre el ancho de banda. La distorsión armónica tiende a ser constante a medida que aumenta la potencia y aumenta con la frecuencia de la señal de entrada.
- La técnica *bootstrap* y *tótem pole* simuladas son efectivas en el disparo de un puente H, pero para simular correctamente el amplificador clase D fue necesario emplear circuitos que emulan opto acopladores, debido a su rápida respuesta.
- En la implementación se lograron comprobar algunas características que presenta la hoja de datos, como la ganancia en tensión, THD y eficiencia, aunque no se logró llegar a la potencia nominal que consume el amplificador los resultados son adecuados.

## 5. RECOMENDACIONES

- Revisar la PCB realizada para la implementación del amplificador clase D con el objetivo de lograr un mayor consumo de potencia de salida, posibles mejoras para el amplificador son: usar bobinas de montaje superficial, hacer una fuente que genere los 12 [V] a partir de la tensión de alimentación de 32 [V], cambiar las borneras de tornillo por borneras tipo banana para la alimentación de 32 [V] y las salidas.
- Realizar más estudio acerca de los diferentes esquemas de modulación que pueden ser usados para el amplificador clase D, para poder ver sus bondades y desventajas respecto a los esquemas de modulación clásicos como PWM y sigma delta.
- Montar un amplificador clase D discreto para futuras implementaciones, con el objetivo de poder cambiar el esquema de modulación para verificar cual se ajusta mejor a una aplicación en específico, como audio, control de velocidad de un motor monofásico de AC, acondicionamiento de señales de la red eléctrica, entre otros.
- Fomentar el trabajo interdisciplinario entre los diferentes cursos que ofrece la escuela y los proyectos de grado de los estudiantes, principalmente en aquellos que necesiten realizar la implementación de algún dispositivo, esto permite reducir los costos de fabricación y realizar un libre intercambio de ideas e información.

## REFERENCIAS

- [1] **David Mauricio Barrera Novoa**, “ANALISIS COMPARATIVO DE AMPLIFICADORES DE AUDIO DE ALTA POTENCIA”, Universidad Industrial de Santander, 2005.
- [2] **Wikipedia**, “Amplificador Clase D” [Internet] Visite: [http://es.wikipedia.org/wiki/Amplificador\\_Clase\\_D](http://es.wikipedia.org/wiki/Amplificador_Clase_D), 2014.
- [3] **Eric Gaalaas**, “Class D Audio Amplifiers: What, Why, and How”, [Internet] Visite: [eric.gaalaas@analog.com](mailto:eric.gaalaas@analog.com), <http://www.analog.com/analogdialogue>, 2006.
- [4] **Sergio Sánchez Moreno**, “Class D Audio Amplifiers - Theory and Design”, [Internet] Visite: <http://sound.westhost.com/articles/pwm.htm>, 2005.
- [5] **H. Rashid**, “Electrónica de potencia”, segunda edición, pp 372-379, 1993.
- [6] **Redalyc**, “Modulación por ancho de pulso (PWM) y modulación vectorial (SVM). Una introducción a las técnicas de modulación”, [Internet] Visite: <http://www.redalyc.org/articulo.oa?id=47802507>, 2005.
- [7] **Guillermo Camacho M.** “Caracterización de las técnicas de modulación PWM aplicadas a inversores trifásicos”, [Internet] Visite: <http://revistas.lasalle.edu.co/index.php/ep/article/viewFile/2249/2053>, 2012.
- [8] **Diana López M.** “MODULACIÓN PWM APLICADA A INVERSORES TRIFÁSICOS DENTRO DEL ESQUEMA DE ACCIONAMIENTOS ELÉCTRICOS AC”, [Internet] Visite: [http://www.unicauca.edu.co/ai/publicaciones/ISAShow\\_Diaz.pdf](http://www.unicauca.edu.co/ai/publicaciones/ISAShow_Diaz.pdf), 2007.
- [9] **All About Circuits**, “Delta-Sigma ADC”, [Internet] Visite: [http://www.allaboutcircuits.com/vol\\_4/chpt\\_13/9.html](http://www.allaboutcircuits.com/vol_4/chpt_13/9.html), 2015
- [10] **Daniel W Hart**, “Excitación de MOSFET”, segunda edición, pp 413-414-415, 2001.<

[11] **International Rectifier**, “HV Floating MOS-Gate Driver ICs”, application note AN-978, [Internet] Visite: <http://www.irf.com/technical-info/appnotes/an-978.pdf> , 2007.

[12] **International Rectifier**, “Using Monolithic High Voltage Gate Drivers”, [Internet] Visite: <http://www.irf.com/technical-info/design/tp/dt04-4.pdf> , 2007.

[13] **International Rectifier**, “Bootstrap Component Selection For Control IC’s”, [Internet] Visite: <http://www.irf.com/technical-info/design/tp/dt98-2.pdf> , 2001.

[14] **Ladelec**, “Puente de H con Mosfet complementarios” [Internet] Visite: <http://www.ladelec.com/practicas/circuitos-analogos/94-puente-de-h-con-mosfet-complementarios>, 2014.

[15] **Torres Portero**, “Filtros eléctricos pasivos”, [Internet] Visite: [http://ocw.bib.upct.es/pluginfile.php/7878/mod\\_resource/content/1/Capitulo\\_2\\_-\\_Filtros\\_pasivos.pdf](http://ocw.bib.upct.es/pluginfile.php/7878/mod_resource/content/1/Capitulo_2_-_Filtros_pasivos.pdf) , 2002.

[16] **Diego Rosales** “Producción y Electrónica”, [Internet] Visite: <http://produccionyelectronica.blogspot.com/2012/03/como-obtener-una-funcion-de.html>

[17] “Implementación del inversor elevador mono-etapa”, [Internet] Visite: [http://catarina.udlap.mx/u\\_dl\\_a/tales/documentos/meie/herber\\_r\\_jj/capitulo3.pdf](http://catarina.udlap.mx/u_dl_a/tales/documentos/meie/herber_r_jj/capitulo3.pdf)

[18] **Texas Instruments** “TAS5611a”, [Internet] Visite: <http://www.ti.com/lit/gpn/tas5611a>

## BIBLIOGRAFÍA

- **All About Circuits**, “Delta-Sigma ADC”, [Internet] Visite: [http://www.allaboutcircuits.com/vol\\_4/chpt\\_13/9.html](http://www.allaboutcircuits.com/vol_4/chpt_13/9.html), 2015
- **Daniel W Hart**, “Excitación de MOSFET”, segunda edición, pp 413-414-415, 2001.
- **David Mauricio Barrera Novoa**, “ANALISIS COMPARATIVO DE AMPLIFICADORES DE AUDIO DE ALTA POTENCIA”, Universidad Industrial de Santander, 2005.
- **Eric Gaalaas**, “Class D Audio Amplifiers: What, Why, and How”, [Internet] Visite: [eric.gaalaas@analog.com](mailto:eric.gaalaas@analog.com), <http://www.analog.com/analogdialogue>, 2006.
- **H. Rashid**, “Electrónica de potencia”, segunda edición, pp 372-379, 1993.
- **International Rectifier**, “HV Floating MOS-Gate Driver ICs”, application note AN-978, [Internet] Visite: <http://www.irf.com/technical-info/appnotes/an-978.pdf> , 2007.

- **International Rectifier**, “Using Monolithic High Voltage Gate Drivers”, [Internet] Visite: <http://www.irf.com/technical-info/design/tp/dt04-4.pdf> , 2007.
- **International Rectifier**, “Bootstrap Component Selection For Control IC’s”, [Internet] Visite: <http://www.irf.com/technical-info/design/tp/dt98-2.pdf> , 2001.
- **Texas Instruments** “TAS5611a”, [Internet] Visite: <http://www.ti.com/lit/gpn/tas5611a>
- **Wikipedia**, “Amplificador Clase D” [Internet] Visite: [http://es.wikipedia.org/wiki/Amplificador\\_Clase\\_D](http://es.wikipedia.org/wiki/Amplificador_Clase_D), 2014.


## ANEXOS

### ANEXO A. Elaboración del circuito impreso.

El amplificador TAS5611a en la hoja de datos recomienda un esquemático para implementarlo en configuración BTL [18]. Se seleccionan los componentes según una tabla de la guía de usuario del modelo de evaluación, además existe un layout al final del documento que sirve como guía para la fabricación del circuito impreso.

Se usa el software kicad para elaborar el circuito impreso para implementar el amplificador clase D. En la Figura 62 se presenta el esquemático realizado.

Figura 62. Circuito esquemático usado para la implementación.



Fuente: Autores.


Luego de conseguir todos los elementos según la tabla presente en la guía de usuario del módulo de evaluación se relacionan los elementos del esquemático con las huellas adecuadas. En la siguiente tabla se presenta un resumen de los elementos comprados. El circuito impreso elaborado y la huella usada para el circuito integrado se presentan en la Figura 63, 64 y 65.

Tabla IX Elementos usados.

Elemento	Valor	Cantidad	Elemento comprado	Nombre del módulo de kicad
Capacitor	10uF	5	Inserción 16V	C1
Capacitor	1000uF	4	Inserción 50V	C2V10
Capacitor	47uF	1	Inserción 63V	C2V10 o C1
Capacitor	100pF	5	SMD 1206 50V	SM1206
Capacitor	100nF	6	SMD 1206 50V	SM1206
Capacitor	1nF	5	1206 50V	SM1206
Capacitor	10nF	5	Inserción 100V	C2
Capacitor	680nF	4	Inserción 250V	CP8
Capacitor	2,2uF	1	Inserción 250V	CP8 o CP12
Capacitor	4,7nf	1	Inserción 50V	C2
Capacitor	330pF	1	Inserción 50V	C2
Capacitor	33nF	4	Inserción 100V	C2
Capacitor	1uF	8	SMD 1206 50V	SM0805
Resistencia	100 Ω	5	SMD 1206	SM1206
Resistencia	47 kΩ	1	SMD 1206	SM1206
Resistencia	10 kΩ	1	SMD 1206	SM1206
Resistencia	30 kΩ	1	Inserción 1/4W	R5 o R4
Resistencia	3,3 Ω	9	Inserción 1/4W	R5 o R4
Resistencia	4,7 kΩ	4	Inserción 1/4W	R5 o R4
Resistencia	1 kΩ	1	Inserción 1/4W	R5 o R4
Resistencia	1,5 kΩ	1	Inserción 1/4W	R5 o R4
Resistencia	800 Ω	1	Inserción 1/4W	R5 o R4
Led	Rojo	3	Inserción 3mm	LED - 3mm
Led	Amarillo	2	Inserción 3mm	LED - 3mm
Led	Verde	1	Inserción 3mm	LED - 3mm
Transistor	N - Mosfet	6	Inserción 2N7000	TO92DGS
Bobina	10uH	4	Inserción VER2923-103	Elaborado por los autores


Fuente: Autores.

Figura 63. Parte frontal del circuito impreso de la implementación.




Fuente: Autores.

Figura 64. Parte posterior del circuito impreso de la implementación.



Fuente: Autores.

Figura 65. Huella del circuito integrado TAS5611a.



Fuente: Autores.