Doctorado en Ingeniería: Área Ingeniería Electrónica

Permanent URI for this collection

https://noesis.uis.edu.co/handle/20.500.14071/9029

Browse

Browsing Doctorado en Ingeniería: Área Ingeniería Electrónica by browse.metadata.evaluator "Amaya Palacio, Jose Alejandro"

Now showing 1 - 1 of 1
  • No Thumbnail Available
    Item
    Towards Intelligent, Secure, and Energy-Efficient Systems-on-Edge
    (Universidad Industrial de Santander, 2024-02-09) Rueda Guerrero, Luis Eduardo; Roa Fuentes, Élkim Felipe; Amaya Palacio, Jose Alejandro; Fajardo Ariza, Carlos Augusto; Ávila, Alba; Patiño, Gustavo; Segura, Fredy
    Con miles de millones (incluso billones, según estimaciones) de dispositivos interconectados, el consumo de energı́a, la gestión de gran cantidad de datos y su seguridad, son algunos de los principales desafı́os para las aplicaciones IoT (Internet de las cosas). La administración inteligente de la energı́a, basada en monitores de tensión, es una de las principales soluciones en cuanto a la reducción del consumo de energı́a. Mientras tanto, la inferencia con sistemas de deep-learning surge como una de las formas más efectivas de lidiar con gran cantidad de datos para la toma de decisiones. Al mismo tiempo, la aceleración con hardware analógico ha demostrado ser una alternativa prometedora para obtener sistemas de deep-learning para aplicaciones IoT (systems-on-edge-SoE) energeticamente eficientes. La seguridad es otro de los principales desafı́os para SoE. Con más nodos conectados, hay más oportunidades para comprometer la seguridad de sistemas completos, lo que podrı́a llevar a la filtración de información sensible o dejar el sistema vulnerable a ataques desde diferentes frentes. Esta tesis presenta contribuciones en los tres frentes mencionados anteriormente: SoE energeticamente eficientes, SoE para la toma de decisiones y vulneración de seguridad en SoE. Primero, proponemos A-Connect, una novedosa metodologı́a para mejorar la resiliencia de las redes neuronales contra la variabilidad estocástica, como cuando se implementan redes neuronales en aceleradores analógicos imprecisos. Presentamos resultados de simulación aplicando A- Connect a modelos populares de DNN (por ejemplo, LeNet-5 para el conjunto de datos MNIST, AlexNet, VGG-16 y ResNet-20 para el conjunto de datos CIFAR-10, y ResNet-18 para el conjunto de datos CIFAR-100). A-Connect muestra el mejor rendimiento en comparación con otros enfoques ex-situ, al tiempo que presenta resultados comparables a métodos in situ e hı́bridos (es decir, utilizando enfoques ex-situ e in situ) en la literatura. Luego, proponemos un macro para Machine Learning (ML) con computación en memoria (CIM) usando memoria SRAM, con un amplio rango de frecuencia y alta eficiencia energética para SoE multi-modo, que utiliza un enfoque de co-diseño de software-hardware con la ayuda de la metodologı́a A-Connect. También presentamos un datapath completamente analógico, y de señal mezclada, que incorpora no solo operaciones MAC, sino también operaciones de ML comúnmente utilizadas dentro del dominio analógico (por ejemplo, ReLU, normalización, memoria). Las simulaciones presentadas en un nodo tecnológico CMOS de 180 nm muestran que los resultados del macro propuesto están cerca de los macros en 65 nm del estado del arte. Además, mostramos estimaciones de rendimiento para un diseño en 28 nm que sitúan al macro analógico propuesto por encima del rendimiento absoluto del estado del arte. Continuamos con la propuesta de monitores de voltaje de múltiples niveles de ultra bajo consumo para estrategias de administración de energı́a de granularidad fina en una tecnologı́a CMOS de 180 nm. También demostramos experimentalmente cómo estos monitores de voltaje podrı́an usarse en una estrategia real de gestión de energı́a en un sistema en chip (SoC) con un microcontrolador RISC-V. Al tener múltiples niveles para los umbrales de voltaje, es posible habilitar tres modos de energı́a diferentes que utilizan un suministro de voltaje más bajo: activo, sleep y deep sleep. En comparación con investigaciones anteriores que no consideran los efectos de baja temperatura al usar ramas de alta impedancia, este trabajo logra un bajo consumo de corriente en dichas condiciones. Finalmente, exploramos mecanismos de vulneración de seguridad no convencionales en ataques por hardware. Presentamos nuestro trabajo sobre ataques por perturbación transistoria del voltaje de alimentación. Como contribución, logramos incluir la red de suministro de energı́a de un SoC en el enfoque clásico de violación de restricciones de tiempo, lo que nos permitió obtener una relación analı́tica entre el potencial de una perturbación de voltaje para inyectar una falla en un sistema y los parámetros de la forma de onda de la perturbación (por ejemplo, duración, amplitud). Anticipamos que nuestro trabajo permitirı́a un modelo de falla del sistema para cualquier forma de onda de perturbación, incluso aquellas generadas por algoritmos genéticos o redes neuronales.