Diseño de un ecualizador líneal de tiempo continuo (ctle) para interfaces de alta velocidad integrado en tecnología cmos

Abstract

Con la reducción en las dimensiones de los transistores CMOS, los enlaces de velocidad afuera de los circuitos integrados no aumentan de la misma manera a las realizadas por dentro. Esta brecha en las demandas, ha generado el desarrollo de circuitos de alta velocidad para mejorar el desempeño de las interfaces, mitigando los efectos de los enlaces afuera de los circuitos integrados, especialmente, la interferencia entre símbolos debido al limitado ancho de banda del canal y reflexiones debido al desacople de impedancias. Técnicas de ecualización pueden ser utilizadas en el receptor o transmisor para mitigar la interferencia entre símbolos y las reflexiones. Varios circuitos ecualizadores tales como ecualizadores lineales de tiempo continuo (CTLE), ecualizadores realimentados de decisión (DFE) son empleados en el receptor [3]. En este trabajo se presenta el diseño sistemático de un ecualizador lineal de tiempo continuo (CTLE) en tecnología CMOS de 130 nm. El CTLE cuenta con un lazo de realimentación de modo común (CMFB) y control en su respuesta en frecuencia. El control de la respuesta en frecuencia es realizado mediante tres señales de 3 bits, el lazo de realimentación de modo común está compuesto por resistores de muestreo, fuentes de corriente PMOS y un amplificador operacional (OpAmp). La funcionalidad del circuito es verificada mediante simulaciones en frecuencia y tiempo. Los resultados de simulación muestran que este CTLE consume una potencia de 9 mW con un producto ganancia-ancho de banda (UGBW) de 3.719 GHz en condiciones nominales.