Diseño de un procesador de propósito específico para llevar a cabo la decodificación huffman en una fpga

Abstract

La exploración sísmica produce gran cantidad de datos que pueden exceder el centenar de Terabytes, lo que dificulta su transmisión y almacenamiento para su respectivo procesamiento y análisis. Los algoritmos de compresión son muy utilizados ya que ofrecen una reducción en términos de capacidad de almacenamiento y ancho de banda de transmisión. El algoritmo de codificación Huffman ofrece uno de los mejores factores de compresión. Este algoritmo comprime los datos mediante la asignación de palabras de código más cortas para los símbolos más frecuentes, mientras que a los otros símbolos se les asigna palabras de código más largas. Sin embargo, es difícil disminuir el tiempo del proceso de decodificación ya que es un proceso altamente secuencial debido a la longitud variable de los códigos. Se ha diseñado un decodificador Huffman que permite decodificar en solo un ciclo de reloj los datos representados con códigos de hasta 5 bits de longitud. El diseño fue desarrollado en lenguaje VHDL en el software ISE Design Suite 13.2 de Xilinx, se implementó en una FPGA Virtex 5 XC5VFX70T y la comunicación CPU-FPGA se realizó por medio del bus PCIe. La estrategia desarrollada permite disminuir el tiempo de decodificación al paralelizar más del 50% del proceso. Los resultados sugieren que el diseño es superior a las versiones anteriores