Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)Roa Fuentes, Élkim FelipeAmaya Beltrán, Andrés Felipe2024-03-0420202024-03-0420202020https://noesis.uis.edu.co/handle/20.500.14071/40683El impacto de las variaciones del proceso de fabricaci ón, la temperatura de operaci ón y la tensi ón de alimentación (PVT) en el rendimiento de Systems-on- Chip (SoC) generalmente se mitiga mediante algoritmos de calibraci ón. Estos algoritmos (ejecutados generalmente en segundo plano) utilizan datos de sensors PVT para ajustar la operaci ón a expensas de hardware adicional, latencia y consumo de energía. Este trabajo presenta tres t écnicas de diseño novedosas y de baja complejidad para reducir la incidencia de variaciones PVT globales, locales y aleatorias en el rendimiento de un SoC. La primera alternativa aborda la calibraci ón de offset en ecualizadores de retroalimentaci ón de decisi ón (DFE), utilizados en enlaces seriales. El offset se detecta en el dominio de fase utilizando un detector de fase en la salida del comparador. Esta detección permite eliminar la conexi ón cl ásica de modo común en la entrada del comparador. El método permite la implementación de una calibraci ón sobre la marcha sin afectar la carga en la ruta de la se˜ nal. La segunda t écnica consiste en un algoritmo de calibraci ón para ajustar la no linealidad diferencial (DNL) en convertidores digital-anal ógico capacitivo. El algoritmo reduce la necesidad de conectar la matriz capacitiva a Vcm mientras se calibra, lo que reduce la complejidad del circuito, la potencia y el consumo de área. La tercera t écnica se concentra en mejorar la robustez de la estabilidad de los reguladores lineales. La estabilidad de frecuencia se ve mejorada por dos aspectos: un compensador de Adelanto-atraso, y un esquema adaptativo para la corriente de polarizaci ón y el tamaño del transistor de potencia. El compensador se implementa usando la resistencia en serie equivalente del capacitor externo. Además, una estimación de subimpulso realizada por el detector de brown-out de unidades de administraci ón de energía convencionales establece la corriente de polarizaci ón y el tamaño del transistor de paso.application/pdfspahttp://creativecommons.org/licenses/by/4.0/Reducción de offsetVariaciones PVTCalibraci ón de DNLregulador de tensi ónConversi ón de datos.Universidad Industrial de SantanderTesis/Trabajo de grado - Monografía - DoctoradoUniversidad Industrial de Santanderhttps://noesis.uis.edu.coOffset reductionPVT variationsDNL calibrationVoltage regulatordata conversioninfo:eu-repo/semantics/openAccessAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)