Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)Chaparro Moreno, Sergio AndrésAmaya Palacio, Jose AlejandroAyala Pabón, ArmandoAcevedo Picon, Alfredo RafaelArguello Ramírez, Carlos Alberto2024-03-0320132024-03-0320132013https://noesis.uis.edu.co/handle/20.500.14071/29294En este trabajo se presenta el diseño de un amplificador de bajo ruido (LNA) de banda ancha para aplicaciones de radiofrecuencia. Para este amplificador se elige y modifica una topología ya existente en la literatura y se plantea una estrategia de diseño que permite disminuir el consumo de potencia. Para esto, inicialmente se realiza una revisión bibliográfica y se ubica el LNA como uno de los pocos bloques analógicos que forman parte de aplicaciones principalmente digitales como la radio definida por software y la radio cognitiva. Asimismo, son mostradas sus principales características, su relevancia en la cadena de recepción, las topologías de acople básicas y algunos de los principales parámetros de rendimiento. Además, son estudiadas dos topologías encontradas en la literatura para aplicaciones de banda larga. Un circuito para cancelación de ruido térmico y un circuito con capacitores entrecruzados, de los cuáles son documentados algunos trabajos representativos. En adición a lo anterior se realiza un breve estudio del proceso o tecnología de fabricación utilizado y se realiza la caracterización básica del transistor MOS para radiofrecuencia. Posteriormente, se realiza la selección de la topología del circuito a ser usada, basada en una revisión detallada de las principales características de las arquitecturas de banda larga estudiadas. Para la arquitectura seleccionada se formulan las expresiones matemáticas de los principales parámetros de rendimiento, se realizan algunas consideraciones y se plantean modificaciones a la topología escogida. Finalmente, se desarrolla la estrategia de diseño y se muestran los principales resultados obtenidos acompañados de algunas conclusiones y recomendaciones para trabajos futuros. La verificación del diseño fue realizada por medio de simulación utilizando un proceso de fabricación de 0,18 ¡um y tensión nominal de 1,8 V. Como resultado se obtuvieron las siguientes especificaciones: figura de ruido mínima de 2,4 d.B, ganancia de tensión de 24,5 dB, ancho de banda de 2,8 GHz, coeficiente de reflexión en la entrada S, < —10 dB, aislamiento inverso de puertos Sy < —44,89 dB y consumo de potencia de 6,128 mW.application/pdfspahttp://creativecommons.org/licenses/by/4.0/Circuitos Integrados C MosBajo RuidoAmplificador De Bajo Ruido (Lnas)Amplificador De Bajo Ruido Banda AnchaFigura De Ruido (Vnf)Compuerta Común (Cg)Acoplamiento Con Capacitores Entrecruzados (Ccc)Current Bleeding.Universidad Industrial de SantanderTesis/Trabajo de grado - Monografía - PregradoUniversidad Industrial de Santanderhttps://noesis.uis.edu.coCmos Integrated CircuitsLow NoiseLow Noise Amplifier (Lnas)Wideband Low Noise AmplifierNoise Figure (Nf)Common Gate (Cg)Capacitors Cross Coupling (Ccc)Current Bleeding.info:eu-repo/semantics/openAccessAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)