Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)Roa Fuentes, Elkin FelipeGómez Ortiz, Héctor IvánPérez López, Carlos AndrésRodríguez Cárdenas, David Uriel2024-03-0320152024-03-0320152015https://noesis.uis.edu.co/handle/20.500.14071/32577Se desarrolla una librería de celdas estándar con la tecnología del estado-del-arte de 28 nanómetros para ser utilizada en un ambiente académico. Esta librería incluye un conjunto de celdas básicas que representan compuertas lógicas tales como las NOT, NAND y NOR. Cada una de estas compuertas lógicas se presenta en distintos tamaños, múltiplos de configuración más básica presentada. Cada una de estas presentaciones es capaz de manejar un valor distinto de carga. Entre las demás celdas se encuentran tres flip-flops, estos incluyen un flip-flop pass-gate tradicional y dos flip-flops de alta velocidad. Estos dos últimos flip-flops, los cuales son el True Single Phase Clock (TSPC) y el Strong Arm (SA) flip-flop, pueden operar a frecuencias que superan los 11GHz y presentan tiempos de hold y de setup tan bajos como 3.88 pico segundos y 9.35 pico segundos respectivamente. Se realizó la representación de layout para cada una de las celdas, donde cada una cumple con las reglas de diseño de la tecnología CMOS de 28nm y adicionalmente con pautas para el diseño de celdas estándar. Se muestra el consumo en área del layout de los distintos flip-flops para un mejor contraste en cuanto a esta característica. Finalmente, se presenta la síntesis de un circuito PRBS Generator (Pseudo Random Bit Sequence) a manera de ejemplo para un mejor entendimiento del uso de la metodología de celdas estándar y se muestra un esquema del PRBS y el layout del mismo.application/pdfspahttp://creativecommons.org/licenses/by/4.0/28NmCmosCompuerta LógicaFlip-FlopSíntesisAsicCelda Estándar.Development of a cmos 28 nm digital standard cell libraryUniversidad Industrial de SantanderTesis/Trabajo de grado - Monografía - PregradoUniversidad Industrial de Santanderhttps://noesis.uis.edu.co28NmCmosLogical GateFlip-FlopSynthesisAsicStandard Cell.Development of a cmos 28 nm digital standard cell libraryinfo:eu-repo/semantics/openAccessAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)