Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)Roa Fuentes, Elkim FelipeEsteban Duran, Christian RicardoRueda Duarte, Luis Enrique2024-03-0320162024-03-0320162016https://noesis.uis.edu.co/handle/20.500.14071/35093Este trabajo presenta el diseño totalmente sintetizable en tecnologías CMOS 65nm y 130nm de los módulos 132b/128b decoder y unscrambler de la capa física del estándar USB 3.1, los módulos unscrambler y decoder 132b/128b son diseñados para su futura implementación en la segunda versión de la tarjeta de desarrollo ONCHIP. En este trabajo se muestra el funcionamiento general de la capa física de USB 3.1 comprendiendo la importancia de cada módulo y comprendiendo a totalidad el funcionamiento de los módulos unscrambler y decoder 132b/128b, para comprender el funcionamiento se muestra la lógica, siguiendo del datapath implementado y la máquina de esta-dos que hace cumplir el estándar USB 3.1. El decoder implementado es usado para la alineación de datos y la detección de errores, lógica que es mostrada en el presente trabajo. El módulo uns-crambler usa registros de desplazamiento con retroalimentación lineal (LFSR por sus siglas en ingles) para crear un polinomio de orden 23, además se muestra un patrón para la verificación de este tipo de LFSR y unscrambler total. Finalmente, en el trabajo son reportados los resultados pos-síntesis en 130nm and 65nm con frecuencias para el decoder en caso típico de 1.21GHz y 1.47GHz respectivamente y para el unscrambler frecuencias de 1.27GHz y 1.57GHZ.application/pdfspahttp://creativecommons.org/licenses/by/4.0/MicroelectrónicaUsb 3.1MicrocontroladorProtocoloUnscramblerDecoder132B/128B Decoder.Universidad Industrial de SantanderTesis/Trabajo de grado - Monografía - PregradoUniversidad Industrial de Santanderhttps://noesis.uis.edu.coThis document presents the complete designs of fully synthesized in 65 and 130nm CMOS technology the 132b/128b decoder and unscrambler modules of the USB 3.1 standard physical layer. The unscramble and 132b/128b decoder are designed for their implementation in the second version of ONCHIP development target. This work shows the general functionality of the USB 3.1 standard physical layerunderstanding the importance of each module and focused in the unscramble and 132b/128b decoder. The work shows de timing logicdatapath and state machine which manages to meet the USB 3.1 standard. The implemented decoder is used for data aligner and error detection in the block header of transferred dataits logic is shown in the present work. The unscramble module uses linear feedback shift register LFSR to generate an order 23 polynomialalsothis work shows a check pattern for LFSR and Unscrambler. Finallythis work reports the possynthesis results in 130nm and 65nm CMOS technologythe synthesis is done according parameter of USB 3.1 standard as maxim frequency and clock uncertainty (jitter). The synthesis results show to up frequency for decoder of 1.21GHz 130nm and 1.47GHz in 65nm for typical case and the unscramble 1.27GHz 130nm and 1.57GHz in 65nm for typical case.info:eu-repo/semantics/openAccessAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)