Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)Roa Fuentes, Elkim FelipeDuran Blanco, Ckristian Ricardo EstebanRamirez Vera, Wilmer Daniel2023-04-0620232023-04-0620192019https://noesis.uis.edu.co/handle/20.500.14071/14015Los sistemas de depuracion para sistemas en chip ( ´ SoC por sus siglas en ingles) deben ofrecer capacidad de control de ejecuci ´ on y visibilidad de comple- ´ jos SoCs con el fin de detectar y/o analizar errores y encontrar posibles mejoras de diseno. La ausencia de estos sistemas puede conducir a una p ˜ erdida de ´ tiempo y dinero debido a fallas que no se pueden detectar o corregir. Entonces, la necesidad de un sistema que permita realizar pruebas en silicio crece junto con la complejidad actual de los SoC. Este trabajo presenta una plataforma de depuracion escalable y reutilizable para pruebas posteriores al silicio. La plataforma ´ esta compuesta por un m ´ odulo de depuraci ´ on comunicado a trav ´ es de JTAG, y ´ un monitor de bus. Las caracter´ısticas relevantes son el control del procesador, operacion del bus del sistema, y el monitoreo no intrusivo de las operaciones ´ en el SoC. Un filtrado flexible permite seleccionar transferencias de interes o re- ´ alizar un monitoreo general del SoC. Los datos capturados se pueden analizar mediante contadores de rendimiento que verifican las transferencias ejecutadas y finalizadas, calculando su latencia para detectar puntos muertos en el sistemaapplication/pdfspainfo:eu-repo/semantics/openAccessDepuracionSistemas En ChipPruebas Post Silicio.Universidad Industrial de SantanderTesis/Trabajo de grado - Monografía - MaestríaUniversidad Industrial de Santanderhttps://noesis.uis.edu.coDebugSystem-On-A-ChipPost-Silicon Testinghttp://purl.org/coar/access_right/c_abf2info:eu-repo/semantics/openAccessAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)