Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones

Permanent URI for this community

https://noesis.uis.edu.co/handle/20.500.14071/9020

Browse

Browsing Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones by browse.metadata.advisor "Amaya Palacio, José Alejandro"

Now showing 1 - 1 of 1
  • No Thumbnail Available
    Item
    Técnicas para arquitecturas y circuitos de generación de reloj en sistemas-en-chip
    (Universidad Industrial de Santander, 2023-08-28) Moya Baquero, Juan Sebastián; Roa Fuente, Elkim Felipe; Amaya Palacio, José Alejandro; Barrios Hernández, Carlos Jaime; Vásquez, Jhon William; Fajardo Ariza, Carlos Augusto; Ávila Bernal, Alba Graciela; Hernández Herrera, Hugo
    Sistemas-en-Chip (SoC) son uno de los circuitos más comunes en el Internet de las cosas (IoT). Las fuentes de reloj aparecen como un circuito necesario en los SoC para la transferencia, procesamiento de datos o la transmisión vía radiofrecuencia [33]. Generalmente, se instancian varias fuentes de reloj en los SoC para cumplir con los protocolos de comunicación incorporados [43]. Con varias fuentes de reloj, el área ocupada, el costo de instanciación, de verificación e integración en un SoC aumentarán, impactando el precio y la accesibilidad [37]. Una opción para reducir el costo del SoC es disminuir el número de fuentes de reloj. Esto nos lleva a querer integrar, en un único chip, una fuente de reloj que satisfaga el mayor número de estándares de comunicación. Sin embargo, se deben contemplar varias consideraciones y características asociadas a estos estándares. La interferencia entre símbolos en las comunicaciones alámbricas y la fluctuación, el ruido de fase o el rango de frecuencia en las fuentes de reloj integradas son las preocupaciones más relevantes. Este trabajo presenta algunas contribuciones para aplicaciones alámbricas de alta velocidad en circuitos de reloj y recuperación de datos y dos análisis sobre la extensión del rango de frecuencia operativo y la evaluación y reducción del ruido de fase en osciladores de anillo diferenciales en avance (FFRO). Finalmente, proponemos utilizar la arquitectura FFRO como generador de pulsos en transmisores UWB no coherentes para abrir la puerta a una nueva área de investigación además de la generación de fuentes de reloj en SoC.