Doctorado en Ingeniería: Área Ingeniería Electrónica

Permanent URI for this collection

https://noesis.uis.edu.co/handle/20.500.14071/9029

Browse

Browsing Doctorado en Ingeniería: Área Ingeniería Electrónica by Author "Ardila Ochoa, Javier Ferney"

Now showing 1 - 1 of 1
  • Thumbnail Image
    Item
    Clock and Data Recovery Techniques for Integrated High-Speed Interfaces
    (Universidad Industrial de Santander, 2021) Ardila Ochoa, Javier Ferney; Roa Fuentes, Élkim Felipe; Amaya Palacio, José Alejandro; Ortega Boada, Homero; Ávila, Alba Graciela; Palermo, Samuel
    La demanda de ancho de banda y el aumento gradual de la densidad de pines en los sistemas electrónicos han impulsado las interconexiones eléctricas y ópticas hacia una mayor tasa de transferencia. Desde dispositivos electrónicos portátiles hasta supercomputadoras, el ancho de banda de comunicación de datos por cable también debe crecer para evitar limitar la escala de rendimiento de estos sistemas. En este trabajo se explora el impacto y modelado de las pérdidas de canal en los sistemas de comunicación serial de alta velocidad, específicamente en los circuitos de recuperación de reloj y datos (CDR). Se presenta y se define una metodología de diseño para los circuitos CDR dentro de las interfaces de comunicación de alta velocidad. Además, se propone el método XCALG como alternativa para la adaptación de la ganancia de lazo en estos sistemas CDR. El principio básico es el uso de la función de correlación cruzada. Las propiedades de filtrado de la densidad espectral de potencia cruzada permiten la adaptación mientras mantienen un margen de fase apropiado en el sistema. Las principales ventajas y limitaciones de esta técnica sobre las tradicionales que utilizan autocorrelación son discutidas. Lo anterior es implementado mediante la fabricación de un circuito integrado en una tecnología CMOS de 0.18um.