Doctorado en Ingeniería: Área Ingeniería Electrónica

Permanent URI for this collection

https://noesis.uis.edu.co/handle/20.500.14071/9029

Browse

Browsing Doctorado en Ingeniería: Área Ingeniería Electrónica by Author "Fajardo Aríza, Carlos Augusto"

Now showing 1 - 1 of 1
  • No Thumbnail Available
    Item
    Seismic data compression to reduce the pcie bandwidth limitation
    (Universidad Industrial de Santander, 2016) Fajardo Aríza, Carlos Augusto; Castillo Villar, Javier; Reyes Torres, Óscar Mauricio
    Nosotros proponemos una estrategia para reducir el impacto del cuello de botella Entrada/Salida en un cluster heterogéneo, en el contexto de las aplicaciones sísmicas. La estrategia está basada en un proceso de compresión/descompresión optimizado. La estrategia comprime los datos en campo, mientras son adquiridos, usando un algoritmo de compresión optimizado. Las operaciones de transferencia desde la memoria principal hasta la memoria del nodo son ejecutadas usando los datos comprimidos para reducir el tiempo de transferencia. La descompresión de los datos es ejecutada dentro del nodo antes de que el dato sea procesado. La estrategia se dise˜nó para dos tipos de clusters heterogeneos. El primer tipo de clíster usa GPUs y el segundo usa FPGAs. Por un lado, nuestros resultados muestran que las etapas secuenciales en el proceso de descompresión se convierten rápidamente en un cuello de botella en el cluster basado en GPUs. De otro lado, la implementación de la estrategia en un clíster basado en FPGAs, nos permitió proponer una arquitectura computacional específica, la cual se optimizó para las etapas secuenciales del proceso de descompresión. La implementación de nuestra estrategia en un cluster con FPGAs puede acelerar el proceso de transferencia hasta 10× para una relación de compresión de 16 : 1 y hasta 3× para una relación de compresión de 7 : 1. Por consiguiente, nuestra estrategia efectivamente reduce el impacto del cuello de botella de Entrada/Salida de datos y puede mejorar el rendimiento general de un cluster basado en FPGAs.