Clock and Data Recovery Techniques for Integrated High-Speed Interfaces

Simple item page
dc.contributor.advisorRoa Fuentes, Élkim Felipe
dc.contributor.authorArdila Ochoa, Javier Ferney
dc.contributor.evaluatorAmaya Palacio, José Alejandro
dc.contributor.evaluatorOrtega Boada, Homero
dc.contributor.evaluatorÁvila, Alba Graciela
dc.contributor.evaluatorPalermo, Samuel
dc.date.accessioned2022-04-01T04:50:37Z
dc.date.available2022-04-01T04:50:37Z
dc.date.created2021
dc.date.issued2021
dc.description.abstractLa demanda de ancho de banda y el aumento gradual de la densidad de pines en los sistemas electrónicos han impulsado las interconexiones eléctricas y ópticas hacia una mayor tasa de transferencia. Desde dispositivos electrónicos portátiles hasta supercomputadoras, el ancho de banda de comunicación de datos por cable también debe crecer para evitar limitar la escala de rendimiento de estos sistemas. En este trabajo se explora el impacto y modelado de las pérdidas de canal en los sistemas de comunicación serial de alta velocidad, específicamente en los circuitos de recuperación de reloj y datos (CDR). Se presenta y se define una metodología de diseño para los circuitos CDR dentro de las interfaces de comunicación de alta velocidad. Además, se propone el método XCALG como alternativa para la adaptación de la ganancia de lazo en estos sistemas CDR. El principio básico es el uso de la función de correlación cruzada. Las propiedades de filtrado de la densidad espectral de potencia cruzada permiten la adaptación mientras mantienen un margen de fase apropiado en el sistema. Las principales ventajas y limitaciones de esta técnica sobre las tradicionales que utilizan autocorrelación son discutidas. Lo anterior es implementado mediante la fabricación de un circuito integrado en una tecnología CMOS de 0.18um.
dc.description.abstractenglishThe demand for bandwidth and the gradual increase in pin density in electronic systems have driven electrical and optical interconnections towards higher transfer rates. From handheld elec-tronic devices to supercomputers, wireline data communication bandwidth must also grow to avoid limiting the performance scaling of these systems. This work explores the impact and modeling of channel losses in high-speed serial communication systems, specifically in clock and data re-covery (CDR) circuits. A design methodology for CDR circuits within high-speed communication interfaces is presented and defined. Furthermore, the XCALG method is proposed as an alterna-tive for the adaptation of the loop gain in these CDR systems. The basic principle is the use of the cross-correlation function. Cross-power spectral density filtering properties allow adaptation while maintaining an appropriate phase margin in the system. The main advantages and limita-tions of this technique over the traditional ones that use autocorrelation are discussed. The above is implemented by manufacturing an integrated circuit in 0.18um CMOS technology.
dc.description.cvlachttps://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0001217569
dc.description.degreelevelDoctorado
dc.description.degreenameDoctor en Ingeniería
dc.description.googlescholarhttps://scholar.google.com/citations?user=GYNageIAAAAJ&hl=es
dc.description.orcidhttps://orcid.org/0000-0001-6331-3133
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/9579
dc.language.isoeng
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingeníerias Fisicomecánicas
dc.publisher.programDoctorado en Ingeniería: Área Ingeniería Eléctrica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectReloj y Recuperación de Datos
dc.subjectCDR
dc.subjectSerdes
dc.subjectInterfaz Serial
dc.subjectEnlace de Alta Velocidad
dc.subjectAutocorrelación
dc.subjectCorrelación Cruzada
dc.subjectXCALG
dc.subject.keywordWireline
dc.subject.keywordClock and Data Recovery
dc.subject.keywordCDR
dc.subject.keywordSerdes
dc.subject.keywordSerial Inter-Face
dc.subject.keywordHigh-Speed Link
dc.subject.keywordAutocorrelation
dc.subject.keywordCross-Correlation
dc.subject.keywordXCALG
dc.titleClock and Data Recovery Techniques for Integrated High-Speed Interfaces
dc.title.englishClock and Data Recovery Techniques for Integrated High-Speed Interfaces
dc.type.coarhttp://purl.org/coar/resource_type/c_db06
dc.type.hasversionhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.localTesis/Trabajo de grado - Monografía - Doctorado
dspace.entity.type
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
Documento.pdf
Size:
7.15 MB
Format:
Adobe Portable Document Format
Description:
Download
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
152.65 KB
Format:
Adobe Portable Document Format
Description:
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
1.93 MB
Format:
Adobe Portable Document Format
Description:
Download
Collections
Doctorado en Ingeniería: Área Ingeniería Electrónica