Design of a SAR-Assisted Pipeline Two-Stage ADC in 65nm CMOS Technology.
No Thumbnail Available
Date
2025-05-14
Journal Title
Journal ISSN
Volume Title
Publisher
Universidad Industrial de Santander
Abstract
Los convertidores analógico-digitales (ADC) son componentes esenciales en todos los SoC (System-on-Chip), ya que permiten la transformación de señales analógicas en datos digitales para su procesamiento en diversas aplicaciones. A medida que avanza la tecnología, la creciente demanda de dispositivos integrados y sistemas embebidos más complejos ha impulsado la necesidad de ADC con especificaciones cada vez más estrictas, como altas frecuencias de muestreo, bajo consumo de potencia, alta relación señal-ruido (SNR), resoluciones precisas y poca área ocupada, en especial para aplicaciones que requieren múltiples canales de conversión. En el diseño de ADCs, la elección de la arquitectura es fundamental, ya que cada una ofrece ventajas específicas y permite optimizar distintos parámetros de rendimiento. Entre las diversas arquitecturas, las de aproximación sucesiva (SAR) ofrecen eficiencia en potencia y área, mientras que los pipelines destacan en aplicaciones de alta velocidad. En los últimos años, han surgido arquitecturas como la SAR-assisted Pipeline que combinan las mejores características de cada arquitectura.
Este trabajo se centra en el estudio y diseño de un ADC de pipeline de dos etapas asistido por SAR con un enfoque pseudo diferencial en un proceso CMOS de 65 nm, que optimiza el consumo de energía y minimiza el área del chip. Inicialmente, se analizaron las arquitecturas emergentes y se evaluaron nuevas propuestas de diseño acordes con los objetivos del proyecto. La implementación pseudo diferencial permite el muestreo en un terminal, manteniendo ventajas como la reducción del ruido de modo común y mayor inmunidad a interferencias, eliminando la necesidad de un controlador de entrada diferencial dedicado.
Definida la arquitectura, se diseñan los bloques de circuitos individuales y se validan mediante simulaciones para garantizar el cumplimiento de las especificaciones requeridas. El ADC propuesto se somete a una exhaustiva verificación, que incluye simulaciones con variaciones de proceso, voltaje y temperatura (PVT), así como análisis Monte Carlo para evaluar el rendimiento ante fluctuaciones estadísticas. Si los resultados confirman el cumplimiento de los objetivos de las especificaciones, se concluye el proceso de diseño.
Description
Keywords
ADC, ENOB, SINAD, Pseudo diferencial, Conmutación basada en VCM, Pipeline asistido por SAR