An embedded test platform for system-on-a-chip interfaces
No Thumbnail Available
Date
2019
Authors
Evaluators
Journal Title
Journal ISSN
Volume Title
Publisher
Universidad Industrial de Santander
Abstract
Los sistemas de depuracion para sistemas en chip ( ´ SoC por sus siglas en ingles) deben ofrecer capacidad de control de ejecuci ´ on y visibilidad de comple- ´ jos SoCs con el fin de detectar y/o analizar errores y encontrar posibles mejoras de diseno. La ausencia de estos sistemas puede conducir a una p ˜ erdida de ´ tiempo y dinero debido a fallas que no se pueden detectar o corregir. Entonces, la necesidad de un sistema que permita realizar pruebas en silicio crece junto con la complejidad actual de los SoC. Este trabajo presenta una plataforma de depuracion escalable y reutilizable para pruebas posteriores al silicio. La plataforma ´ esta compuesta por un m ´ odulo de depuraci ´ on comunicado a trav ´ es de JTAG, y ´ un monitor de bus. Las caracter´ısticas relevantes son el control del procesador, operacion del bus del sistema, y el monitoreo no intrusivo de las operaciones ´ en el SoC. Un filtrado flexible permite seleccionar transferencias de interes o re- ´ alizar un monitoreo general del SoC. Los datos capturados se pueden analizar mediante contadores de rendimiento que verifican las transferencias ejecutadas y finalizadas, calculando su latencia para detectar puntos muertos en el sistema
Description
Keywords
Depuracion, Sistemas En Chip, Pruebas Post Silicio.