Publicación:

DISEÑO DE UN CIRCUITO COMPENSADOR DE MODO DE TENSIÓN PARA UN CONVERTIDOR DC-DC BUCK EN TECNOLOGÍA CMOS DE 28NM

Resumen

Las variaciones en la tensión de salida del convertidor DC-DC buck son un problema que conduce a la degradación de la eficiencia del convertidor; esto puede generar inestabilidad en el sistema y reducir el rendimiento del sistema en chip (SoC) en el que se está utilizando. El diseño de un bloque de compensación en modo tensión resuelve este problema, minimizando así las fluctuaciones y garantizando una respuesta rápida y estable a los cambios en la carga o en la tensión de entrada. Se desarrolló un enfoque de optimización para reducir el área ocupada por los elementos pasivos de la compensación del circuito, con el propósito de mejorar la eficiencia del diseño y reducir los cos tos de implementación. El método propuesto consta de dos etapas principales: en primer lugar, la generación de un conjunto de puntos iniciales que cumplen con las especificaciones establecidas; posteriormente, la optimización de estos puntos mediante el algoritmo de búsqueda pattern search de MATLAB. Este enfoque es particularmente útil para problemas con restricciones no lineales y funciones objetivo complejas, permitiendo encontrar soluciones que minimicen el área de los componentes sin comprometer el desempeño del circuito. Además, se introdujeron técnicas de trimming para garantizar una gran robustez frente a las variaciones PVT y las variaciones estadísticas (MC). Con el diseño y la implementación del VMC en el convertidor DC-DC buck, el sistema alcanza un rango de ganancia de [68.69dB, 75.63dB], un rango de UGBW de [203.8kHz, 293.5kHz], un rango de margen de fase (PM) de [47◦, 68.87◦], y un rango de margen de ganancia (GM) de [15.25dB, 25.69dB] a nivel de esquemático. Estos resultados confirman que el sistema cumple las especificaciones exigidas.