Publicación:

Design and implementation of axi4-lite to apb bridge based on advanced microcontroller bus architecture (amba) 4.0 using verilog

Resumen

Este trabajo presenta una guía para la selección de buses especializados en el manejo de periféricos de bajo consumo. Da a conocer algunas de las principales características de varios de los principales protocolos que se encuentran disponibles en el mercado, los cuales son Wishbone de Opencores, MBus de la universidad de Michigan, CoreConnect de IBM, STBus de STMicroelectronics y APB de ARM. El bus APB fue seleccionado para ser implementado dentro de un microcontrolador de 32-bit basado en la arquitectura RISC-V diseñado por el grupo de investigación Onchip. Este bus se seleccionó debido a la practicidad en el manejo de periféricos y a su alta compatibilidad con el sistema en el cual se deseaba implementar, reduciendo el tiempo de adaptación y facilitando la interfaz de conexión. La implementación de este bus se realiza con el fin de manejar de forma más eficiente los periféricos de bajo consumo, disminuir el área y facilitar las interfaces que conectan cada periférico. Los resultados de síntesis muestran un área de 9µm2 con una densidad de potencia de 205µW/MHz, siendo implementado en tecnología CMOS 130nm. El bus APB controla un DAC, un ADC, un GPIO y SPI esclavo. Para mitigar posibles problemas de metaestabilidad, se implementan dos configuraciones de sincronizadores de señales para cada señal que pasa a un dominio de reloj diferente.