Logotipo del repositorio

Publicación:
Aplicación de la programación geométrica en el diseño de un sintetizador para radiofrecuencias integrado en tecnología cmos

dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.advisorCabrera Riano, Fabian Leonardo
dc.contributor.authorCarrillo Rueda, Genner Andrés
dc.date.accessioned2024-03-03T17:31:10Z
dc.date.available2009
dc.date.available2024-03-03T17:31:10Z
dc.date.created2009
dc.date.issued2009
dc.description.abstractLa aplicación de la programación geométrica como metodología de diseño, ha dado excelentes resultadosen el campo de los circuitos integrados analógicos y digitales. En el presente trabajo se aplico, como método de optimización para algunos bloques críticos de un sintetizador de frecuencia. Entre los bloques optimizados se encuentran fip-flops tipo D, con lógica TSPC (True Single Phase Clock) y con lógica E-TSPC (Extended- True Single Phase Clock). Además se optimizo un inversor, cuya funciónobjetivo es el tiempo de demora para procesar la señal. Entre las principales restricciones utilizadas en este trabajo para los programas geométricos se encuentran el área y el consumo de potencia. La metodología utilizada permitió el diseño rápido y sencillo de un flip-flop tipo D, con lógica E-TSPCadaptado para operar a 5.9 GHz. Adicionalmente, se propuso una alternativa de circuito para resolver algu- nas de las desventajas de la programación geométrica. Finalmente se rediseño un PLL ya existente en la literatura, con el objetivo de analizar las ventajas dela optimización en todo el sistema. El layout del PLL cumple con las actuales reglas de fabricación en latecnología de 0.354m C35B4 CMOS para el proceso de Austria Micro Systems (AMS)
dc.description.abstractenglishApplying geometric programming as a design methodology for analog and digital circuits has been givenexcelent results. In this work is applied to the most critical blocks from a frequency synthesizer as a optimi- zation method. Type D flip-flops with TSPC logic (True Single Phase Clock) and with E-TSPC (Extended-True SinglePhase Clock) are some of the blocks that has been optimized. Moreover a digital inverter were optimized,with the delay as objective function. Among the principal restrictions for this geometric program were the area and the power consuming. The applied methodology allow the quick and simple design of a type D flip-flop with E-TSPC, arrangedto operate at 5.9 GHz. Furthermore, an circuit thecnique alternative was implemented in order to solve some disavantages of the geometric programming. Finally an already existent PLL was redesigned in order to apply and analyze the advantages from theoptmization in the complete system. The layout of the PLL accomplish with actual rules for its fabricationin the 0.354m C35B4 CMOS process of Austria Micro Systems (AMS).
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/22173
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectSintetizador de frecuencia
dc.subjectPLL
dc.subjectCMOS
dc.subjectRadiofrecuencia
dc.subjectCircuito integrado
dc.subjectpro- gramación geométrica
dc.subjectoptimización convexa
dc.subjectPG
dc.subjectflip-flop
dc.subjectdemora
dc.subjectfrecuencia
dc.subjectTSPC
dc.subject.keywordFrequency synthesizer
dc.subject.keywordPLL
dc.subject.keywordCMOS
dc.subject.keywordRadio frequency
dc.subject.keywordIntegrated circuit
dc.subject.keywordgeometric programming
dc.subject.keywordconvex optmization
dc.subject.keywordGP
dc.subject.keywordflip-flop
dc.subject.keyworddelay
dc.subject.keywordfrequency
dc.subject.keywordTSPC
dc.subject.keywordE-TSPC.
dc.titleAplicación de la programación geométrica en el diseño de un sintetizador para radiofrecuencias integrado en tecnología cmos
dc.title.englishFrequency synthesizer design for a transceiver integrated on cmostechnology.
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
dspace.entity.typePublication

Archivos

Bloque original

Mostrando 1 - 3 de 3
Cargando...
Miniatura
Nombre:
Carta de autorización.pdf
Tamaño:
1.19 MB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Documento.pdf
Tamaño:
2.19 MB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Nota de proyecto.pdf
Tamaño:
237.49 KB
Formato:
Adobe Portable Document Format

VIGILADA MINEDUCACIÓN

Ordenanza No. 83 de 1.944 (junio 22)

Carácter académico: Universidad

Notificaciones judiciales: notjudiciales@uis.edu.co 

.

Código SNIES: 1204   Nit: 890.201.213-4

Línea Anticorrupción:  +57 (601) 562 9300 EXT: 3633

Línea transparente: +57 (607) 630 3031