Publicación: Aplicación de la programación geométrica en el diseño de un sintetizador para radiofrecuencias integrado en tecnología cmos
| dc.contributor.advisor | Roa Fuentes, Elkim Felipe | |
| dc.contributor.advisor | Cabrera Riano, Fabian Leonardo | |
| dc.contributor.author | Carrillo Rueda, Genner Andrés | |
| dc.date.accessioned | 2024-03-03T17:31:10Z | |
| dc.date.available | 2009 | |
| dc.date.available | 2024-03-03T17:31:10Z | |
| dc.date.created | 2009 | |
| dc.date.issued | 2009 | |
| dc.description.abstract | La aplicación de la programación geométrica como metodología de diseño, ha dado excelentes resultadosen el campo de los circuitos integrados analógicos y digitales. En el presente trabajo se aplico, como método de optimización para algunos bloques críticos de un sintetizador de frecuencia. Entre los bloques optimizados se encuentran fip-flops tipo D, con lógica TSPC (True Single Phase Clock) y con lógica E-TSPC (Extended- True Single Phase Clock). Además se optimizo un inversor, cuya funciónobjetivo es el tiempo de demora para procesar la señal. Entre las principales restricciones utilizadas en este trabajo para los programas geométricos se encuentran el área y el consumo de potencia. La metodología utilizada permitió el diseño rápido y sencillo de un flip-flop tipo D, con lógica E-TSPCadaptado para operar a 5.9 GHz. Adicionalmente, se propuso una alternativa de circuito para resolver algu- nas de las desventajas de la programación geométrica. Finalmente se rediseño un PLL ya existente en la literatura, con el objetivo de analizar las ventajas dela optimización en todo el sistema. El layout del PLL cumple con las actuales reglas de fabricación en latecnología de 0.354m C35B4 CMOS para el proceso de Austria Micro Systems (AMS) | |
| dc.description.abstractenglish | Applying geometric programming as a design methodology for analog and digital circuits has been givenexcelent results. In this work is applied to the most critical blocks from a frequency synthesizer as a optimi- zation method. Type D flip-flops with TSPC logic (True Single Phase Clock) and with E-TSPC (Extended-True SinglePhase Clock) are some of the blocks that has been optimized. Moreover a digital inverter were optimized,with the delay as objective function. Among the principal restrictions for this geometric program were the area and the power consuming. The applied methodology allow the quick and simple design of a type D flip-flop with E-TSPC, arrangedto operate at 5.9 GHz. Furthermore, an circuit thecnique alternative was implemented in order to solve some disavantages of the geometric programming. Finally an already existent PLL was redesigned in order to apply and analyze the advantages from theoptmization in the complete system. The layout of the PLL accomplish with actual rules for its fabricationin the 0.354m C35B4 CMOS process of Austria Micro Systems (AMS). | |
| dc.description.degreelevel | Pregrado | |
| dc.description.degreename | Ingeniero Electrónico | |
| dc.format.mimetype | application/pdf | |
| dc.identifier.instname | Universidad Industrial de Santander | |
| dc.identifier.reponame | Universidad Industrial de Santander | |
| dc.identifier.repourl | https://noesis.uis.edu.co | |
| dc.identifier.uri | https://noesis.uis.edu.co/handle/20.500.14071/22173 | |
| dc.language.iso | spa | |
| dc.publisher | Universidad Industrial de Santander | |
| dc.publisher.faculty | Facultad de Ingenierías Fisicomecánicas | |
| dc.publisher.program | Ingeniería Electrónica | |
| dc.publisher.school | Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones | |
| dc.rights | http://creativecommons.org/licenses/by/4.0/ | |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | |
| dc.rights.creativecommons | Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) | |
| dc.rights.license | Attribution-NonCommercial 4.0 International (CC BY-NC 4.0) | |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc/4.0 | |
| dc.subject | Sintetizador de frecuencia | |
| dc.subject | PLL | |
| dc.subject | CMOS | |
| dc.subject | Radiofrecuencia | |
| dc.subject | Circuito integrado | |
| dc.subject | pro- gramación geométrica | |
| dc.subject | optimización convexa | |
| dc.subject | PG | |
| dc.subject | flip-flop | |
| dc.subject | demora | |
| dc.subject | frecuencia | |
| dc.subject | TSPC | |
| dc.subject.keyword | Frequency synthesizer | |
| dc.subject.keyword | PLL | |
| dc.subject.keyword | CMOS | |
| dc.subject.keyword | Radio frequency | |
| dc.subject.keyword | Integrated circuit | |
| dc.subject.keyword | geometric programming | |
| dc.subject.keyword | convex optmization | |
| dc.subject.keyword | GP | |
| dc.subject.keyword | flip-flop | |
| dc.subject.keyword | delay | |
| dc.subject.keyword | frequency | |
| dc.subject.keyword | TSPC | |
| dc.subject.keyword | E-TSPC. | |
| dc.title | Aplicación de la programación geométrica en el diseño de un sintetizador para radiofrecuencias integrado en tecnología cmos | |
| dc.title.english | Frequency synthesizer design for a transceiver integrated on cmostechnology. | |
| dc.type.coar | http://purl.org/coar/version/c_b1a7d7d4d402bcce | |
| dc.type.hasversion | http://purl.org/coar/resource_type/c_7a1f | |
| dc.type.local | Tesis/Trabajo de grado - Monografía - Pregrado | |
| dspace.entity.type | Publication |
Archivos
Bloque original
1 - 3 de 3
Cargando...
- Nombre:
- Carta de autorización.pdf
- Tamaño:
- 1.19 MB
- Formato:
- Adobe Portable Document Format
Cargando...
- Nombre:
- Nota de proyecto.pdf
- Tamaño:
- 237.49 KB
- Formato:
- Adobe Portable Document Format
