Viabilidad de acelerar la transmisión de datos entre una CPU y una fpga a través del puerto pcle (peripheral component interconnect express) usando compresión de datos

Abstract

Las FPGA’s han sido muy efectivas en el área de la computación de alto rendimiento, ya que estas permite a los diseñadores aplicar técnicas de co-diseño para distribuir la carga computacional entre software y hardware. Sin embargo, para maximizar el rendimiento de las aplicaciones intensivas de datos – como son los algoritmos sísmicos – la velocidad de envío desde el host (CPU) al dispositivo (FPGA) debe ser muy similar con la velocidad de procesamiento del dispositivo. En la actualidad este es una brecha entre las velocidades de transferencia y procesado, porque esta última son millones de veces más grandes que la primera. Este inconveniente no permite a los diseñadores usar los recursos de la FPGA de manera eficiente. Nosotros hemos implementado una estrategia de compresión para reducir l tamaños de los datos que van a ser transferidos. De este modo el tiempo de transferencia se ve reducido. El algoritmo incluye una cuantización uniforme y un esquema de codificación Huffman. Nuestra implementación muestra una reducción en el tiempo de transferencia a pesar de los tiempos de procesado de compresión y descompresión. Los resultados experimentales de la transferencia de los datos sísmicos muestra como la estrategia propuesta mejora hasta 8 veces más rápido que el método tradicional de transferencia.