Logotipo del repositorio

Publicación:
Arquitecturas embebidas de cómputo para el procesamiento masivamente paralelo con GPU's

dc.contributor.advisorBarrios Hernandez, Carlos Jaime
dc.contributor.authorUtria Trujillo, Manuel Alfonso
dc.date.accessioned2024-03-03T23:19:55Z
dc.date.available2017
dc.date.available2024-03-03T23:19:55Z
dc.date.created2017
dc.date.issued2017
dc.description.abstractLa eficiencia y el consumo energ´etico son los grandes desaf´ıos que se presentan a futuro para la computaci´on de alto rendimiento. La necesidad de realizar c´alculos de manera m´as r´apida ha llevado a dise˜nar procesadores con mayores prestaciones, donde cada vez se acercan al l´ımite impuesto por la arquitectura del procesador e intentar seguir m´as all´a supone un aumento en costos relacionado con el consumo y mantenimiento que ante un aumento desbordado har´ıa inviable la supercomputaci´on,. Por tal motivo los centros de superc´omputo investigan la forma de proponer nuevas arquitecturas que aprovechen mejor los recursos de hardware, buscando alternativas que provean por menos consumo el mejor rendimiento posible y supongan menos costes de compra y funcionamiento . Este trabajo propone una alternativa para una necesidad de c´omputo espec´ıfica, donde haciendo uso de dispositivos con caracter´ısticas de hardware similares a los utilizados d´ıa a d´ıa, se adecuan para recibir y procesar aplicaciones que bien pueden ejecutarse en m´aquinas comunes, pero con la ventaja de consumir una m´ınima parte y ocupar de igual forma poco espacio. Siendo una alternativa que pudiese ser llevada a diferentes sitios donde tener una infraestructura para el procesamiento ser´ıa de dif´ıcil acceso Los resultados de esta investigaci´on proponen lineamientos para que esta soluci´on pueda ser escalada con otros dispositivos o complemento de futuros proyectos, que puedan servir de soporte a diferentes investigaciones
dc.description.abstractenglishEfficiency and power consumption are the big challenges ahead for high-performance computing. The need to perform calculations more quickly has led to the design of processors with higher performance, where they are approaching the limit imposed by the processor architecture and trying to go further entails an increase in costs related to consumption and maintenance than to a Overflow would make unfeasible supercomputing,. For this reason supercomputing centers are investigating how to propose new architectures that take better advantage of the hardware resources, looking for alternatives that provide for less consumption the best possible performance and cost less to buy and operate. This work proposes an alternative for a specific computational need, where using devices with hardware characteristics similar to those used every day, are suitable to receive and process applications that can be executed in common machines, but with the advantage of consuming A small part and occupy equally little space. Being an alternative that could be taken to different places where having an infrastructure for processing would be difficult to access The results of this research propose guidelines so that this solution can be scaled with other devices or complement of future projects, that can support different investigations
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero de Sistemas
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/36331
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería de Sistemas
dc.publisher.schoolEscuela de Ingeniería de Sistemas e Informática
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectCluster
dc.subjectEmbebidos
dc.subjectSistemas Embebidos
dc.subjectComputacion De Alto Desempe ´ No
dc.subjectHpc
dc.subjectScheduler
dc.subjectUnidades De Proce- ´ Samiento Grafico Gpu.
dc.subject.keywordCluster
dc.subject.keywordEmbedded
dc.subject.keywordSystems Soaked
dc.subject.keywordHigh Performance Computing
dc.subject.keywordHpc
dc.subject.keywordScheduler
dc.subject.keywordGpu Graphic Processing Units.
dc.titleArquitecturas embebidas de cómputo para el procesamiento masivamente paralelo con GPU's
dc.title.englishEmbedded customized architectures for massive parallel processing with gpu’s
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
dspace.entity.typePublication

Archivos

Bloque original

Mostrando 1 - 3 de 3
Cargando...
Miniatura
Nombre:
Carta de autorización.pdf
Tamaño:
16.93 MB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Documento.pdf
Tamaño:
26.1 MB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Nota de proyecto.pdf
Tamaño:
228.59 KB
Formato:
Adobe Portable Document Format

VIGILADA MINEDUCACIÓN

Ordenanza No. 83 de 1.944 (junio 22)

Carácter académico: Universidad

Notificaciones judiciales: notjudiciales@uis.edu.co 

.

Código SNIES: 1204   Nit: 890.201.213-4

Línea Anticorrupción:  +57 (601) 562 9300 EXT: 3633

Línea transparente: +57 (607) 630 3031