Rendimiento computacional en una arquitectura de altas prestaciones de dos alternativas de decodificación-cuantificación inversa

Abstract

Los métodos de codificación de longitud variable ofrecen buenos factores de compresión, pero es exactamente la variación de longitud en los códigos lo que hace que en un proceso de compresión sea la decodificación la etapa que presenta el mayor costo computacional, pues se requieren cálculos adicionales para reconocer el tamaño de los códigos. El presente proyecto tiene como objetivo evaluar el desempeño de dos algoritmos de decodificación de datos y su rendimiento computacional en una FPGA. Se diseñó un algoritmo de compresión de datos compuesto por tres etapas: transformación, cuantificación y codificación. La etapa de transformación fue realizada con antelación y se utilizó transformada coseno enventanada. El objetivo de este proyecto es evaluar el rendimiento computacional en una FPGA de las dos últimas etapas. Para esto se implementaron una alternativa de cuantificación y dos métodos de codificación en una CPU. Para realizar la decodificación y la cuantificación inversa se implementaron los algoritmos en una FPGA. Las pruebas fueron realizadas utilizando tres sets de datos, que corresponden a adquisiciones sísmicas terrestres. El rendimiento computacional se evaluó teniendo en cuenta los tiempos de cómputo en la FPGA. Además, se realizaron mediciones de SNR para las alternativas de cuantificación y bits promedio para los métodos de codificación. La implementación en CPU fue realizada utilizando lenguaje C++, la descripción de los decodificadores fue hecha en VHDL. Los resultados de la investigación muestran que para obtener medidas de SNR por encima de los 40 dB es necesario utilizar 10 bits o más al cuantificar. Por otra parte se obtuvieron mejores mediciones de bits promedio al utilizar codificación Shannon-Fano. Se implementaron dos métodos de decodificación. El primero de ellos utiliza una bandera, la cual es usada para calcular el tamaño del código a decodificar, el segundo no emplea bandera. La medición de los tiempos de cómputo muestra que el decodificador sin bandera utiliza menos ciclos de reloj para poder decodificar los datos.