DISEÑO DE UNA MICROARQUITECTURA RISC-V ENERGETICAMENTE EFICIENTE PARA APLICACIONES DE BAJO COSTO

Abstract

La creciente demanda de dispositivos portátiles enfocados a la salud, el bienestar físico y el entretenimiento, combinada con el lento avance tecnológico de las baterías respecto a estos dispositivos, ha generado la necesidad de diseñar dispositivos con bajo consumo energético manteniendo un rendimiento óptimo. Este trabajo tiene como objetivo diseñar e implementar una microarquitectura RISC-V de bajo consumo de potencia, buscando la ejecución de cada instrucción en un único ciclo de reloj. Además, se propone un proceso de diseño muy detallado que puede replicarse e implementarse fácilmente. Aunque existen varias implementaciones de procesadores RISC-V de código abierto, ninguna está lo suficientemente documentada o detallada como para permitir que un principiante pueda replicarlas. Cada componente está diseñado en el lenguaje de descripción de hardware (HDL) de Verilog. La implementación del diseño se realiza en la plataforma Xilinx KC705, que cuenta con una FPGA en tecnología de proceso CMOS de 28 nm.