Modelado de circuitos integrados analógicos descritos bajo el estándar verilog-a/ms

Abstract

En los últimos años el modelado de circuitos integrados analógicos se ha perfilado como un área de crecimiento, debido a la necesidad de librerías que agilicen el proceso de diseño de IC, SOCs y en general de cualquier dispositivo electrónico que utilice circuitos analógicos. Por esta razón, es importante para la Universidad Industrial de Santander y específicamente para el grupo CIDIC incursionar en esta área. Este proyecto utiliza el lenguaje de descripción de hardware analógico y de señal mezclada Verilog-A/MS para la creación de modelos fundamentales de circuitos integrados analógicos; un Op − amp y una fuente de referencia de voltaje. Con estos modelos se pretende influir en la selección de especificaciones y arquitecturas. Inicialmente se realiza un acercamiento a los HDLs analógicos y de señal mixta mas relevantes en la industria (Matlab, SystemC-AMS, VHDL-AMS y Verilog-A/MS), la descripción de sus beneficios y estructura básica. Posteriormente se presenta un análisis del comportamiento de los circuitos seleccionados, resaltando las ventajas de cada uno para la creación de circuitos integrados analógicos. Por ultimo se presenta el modelado detallado de cada uno de los circuitos y un análisis de resultados que justifica su selección para el desarrollo de este trabajo. Como parte de la verificación del funcionamiento, los modelos desarrollados se implementan en un circuito de administración de potencia. Adicionalmente se crea un material de apoyo donde se presenta de manera mas amplia la explicación, creación y simulación de un modelo descrito mediante Verilog-A/MS.