DESIGN OF A RISC-V MICRO-ARCHITECTURE FOR OPERATING SYSTEM IMPLEMENTATION ON FPGA PLATFORMS

Abstract

El grupo de investigación Onchip de la Universidad Industrial de Santander (UIS), con el propósito de fortalecer la línea de desarrollo digital aplicada a la familia de microcontroladores en la que se encuentra trabajando, impulsa esta investigación orientada a identificar una arquitectura mínima capaz de soportar un sistema operativo (OS) y evaluar la viabilidad de su implementación en el proyecto actual. De manera complementaria, desde el ámbito académico se busca enriquecer los documentos y temáticas de aprendizaje de las asignaturas de Arquitectura de Computadores y Sistemas Embebidos para Deep Learning, ofreciendo una perspectiva adicional para el desarrollo de trabajos y actividades.

El estudio consiste en el análisis y rediseño, a partir de un Sistema en chip (SoC) de código abierto, de un core RISC-V con el fin de habilitar la implementación de sistemas operativos. El objetivo principal es establecer los requerimientos necesarios para la ejecución de programas generados por Zephyr RTOS. Paralelamente, se documenta el uso de las herramientas empleadas, con el propósito de generar material de apoyo que pueda ser utilizado en el aula.

Finalmente, se busca validar el diseño propuesto mediante simulaciones e implementación en la tarjeta FPGA Nexys 4DDR. En una primera etapa, las simulaciones buscan verificar la correcta ejecución de cada instrucción; posteriormente, mediante pruebas con programas desarrollados en Zephyr, tanto en simulación como en la FPGA, a través del periférico UART se revisan los resultados obtenidos por las operaciones ejecutadas. Este proceso debe llevarse a cabo mediante la integración con el SoC original, en el cual el core inicial es reemplazado por la versión reducida propuesta.