Verificación de funcionamiento de una arquitectura de procesador basada en risc-v utilizando uvm

Abstract

La verificación de cada etapa del proceso de desarrollo de un sistema digital tiene un papel fundamental en la industria electrónica actual, debido a que la fabricación de los prototipos de estos sistemas es un proceso altamente costoso y la presencia de fallas representa pérdidas económicas considerables. Este documento expone un sistema de verificación funcional diseñado utilizando la Metodología Universal de Verificación (UVM) para verificar una arquitectura de procesador de 32 bits basada en RISC-V. Esta metodología tiene capacidades de reutilización y permite automatizar las tareas de estimulación y análisis del procesador, además de que se encarga de gran parte de las tareas triviales propias de la simulación. El sistema propuesto cuenta con elementos definidos utilizando programación orientada a objetos, los cuales comunican el sistema de verificación con el procesador y un modelo de memoria, generan instrucciones en lenguaje de máquina y comparan los resultados con los obtenidos mediante la estimulación de un modelo de ejecución del procesador. Estos elementos verifican la correcta ejecución de parte del set de instrucciones RV32I y permiten verificar los resultados de las interacciones de estas instrucciones dentro del esquema de pipeline de 3 etapas para descubrir posibles fallos de tipo estructural presentes en la arquitectura implementada. Como resultado de la verificación realizada se presentan los porcentajes de cobertura obtenidos para las interacciones del total de las instrucciones seleccionadas y para cada familia de instrucciones.