Diseno de un microprocesador usando el lenguaje de descripcion de hardware vhdl

Abstract

Este trabajo muestra el diseño de un microprocesador de propósito general implementado mediante el leguaje de descripción de hardware VHDL y sintetizado en un FPGA utilizando el software ISE 6.1i de la empresa Xilinx. Este diseño fue realizado con el propósito de mostrar de forma general la estructura interna de un microprocesador. El diseño inicia con el planteamiento de las especificaciones generales del microprocesador, discute la selección del conjunto de instrucciones, el formato de instrucción, los modos de direccionamiento. En total se seleccionaron 27 instrucciones RISC que operan sobre datos de 16 bits, el microprocesador cuenta con un formato de instrucción de 24 bits, 5 modos de direccionamiento, 8 registros de propósito general y 5 registros de propósito específico. Una vez seleccionado el conjunto de instrucciones se diseñó una estructura que permite su correcta ejecución. Esta estructura consta de un datapath que se encarga de operar sobre los datos y una unidad de control que envía las señales de control adecuadas dependiendo de la instrucción que se esté ejecutando. El datapath cuenta con bloques funcionales como la unidad aritmético-lógica, encargada de realizar las operaciones; registros y memorias utilizados para almacenar datos; todos estos conectados mediante buses y multiplexores. Por su parte la unidad de control es una máquina de cinco estados que se encarga de interpretar las instrucciones, recibe el código de operación de la instrucción y entrega las señales de control en el momento indicado de acuerdo a la instrucción que se encuentre en ejecución. Luego de realizar el diseño de la unidad de control y el datapath que interpreten y ejecuten correctamente el conjunto de instrucciones, se planteó el diseño de una arquitectura pipeline, buscando mejorar el rendimiento del microprocesador. El trabajo muestra los cambios realizados a la estructura original. Finalmente se sintetizó el diseño en La FPGA Spartan 2E de la empresa Xilinx, utilizando la tarjeta de desarrollo digilab. Se realizaron pruebas de simulación y síntesis tanto para la arquitectura original como para la arquitectura pipeline, obteniendo los resultados esperados.