Logotipo del repositorio

Publicación:
Diseño e implementación de un procesador de propósito específico sobre una fpga para la inversión de matrices

dc.contributor.advisorFajardo Ariza, Carlos Augusto
dc.contributor.authorRibero Celis, Camilo Andrés
dc.date.accessioned2024-03-03T20:42:20Z
dc.date.available2014
dc.date.available2024-03-03T20:42:20Z
dc.date.created2014
dc.date.issued2014
dc.description.abstractLa inversión de matrices es costosa computacionalmente, debido al gran número de operaciones aritméticas que deben realizarse en un algoritmo secuencial, como el algoritmo ejecutado en software. La inversión de matrices aparece con mucha frecuencia en problemas científicos y de ingeniería entre los cuales se pueden citar, las comunicaciones, problemas de optimización, sistemas oscilatorios, circuitos eléctricos, procesamiento de imágenes, mecánica inelástica, problema de Navier Stokes en una cavidad cúbica3. Este trabajo inició buscando como usar FPGAs para la solución de ecuaciones diferenciales con métodos numéricos, como el caso de las Diferencias finitas. Esto condujo a la necesidad de solucionar sistemas de ecuaciones lineales y esto a su vez, a la inversión de matrices. Se utilizó una metodología de diseño de tipo TOP-DOWN estableciendo tres niveles abstracción y posteriormente se usó el lenguaje VHDL para hacer la descripción en hardware del sistema. Este trabajo representa el diseño e implementación de un procesador de propósito específico usado para la inversión de matrices en una FPGA y basado en el algoritmo de Gauss-Jordan con pivoteo parcial. El dispositivo FPGA usado XC3S700AN permitió implementar cinco módulos de procesamiento paralelo en un sistema que puede operar a una frecuencia máxima de 108.69 MHz. En el capítulo 3, se realiza un análisis de desempeño en donde se muestran las expresiones que predicen el comportamiento del sistema, donde , es el número de ciclos de reloj necesarios para completar la inversión de una matriz. Finalmente como trabajo futuro se propone una modificación en la arquitectura que proporciona a GJ-FPGA4 un aumento del desempeño de alrededor del 33%.
dc.description.abstractenglishThe matrix inversion is a highly computationally expensive process, given the large number of arithmetic operations that are required to execute the inversion process. The matrix inversion appears frequently in scientific and engineering problems, including communications, optimization problems, oscillatory systems, electrical circuits, image processing, inelastic mechanics, Navier Stokes problem in a cubic cavity7. This work began with a search for a way to use the FPGA devices to solve differential equations using finite differences. This search led to the need to solve systems of linear equations by the matrix inversion. We present the design and implementation of a special-purpose processor for the matrix inversion in a FPGA and based on the Gauss-Jordan algorithm with partial pivoting. A TOP-DOWN methodology was used, which use three different levels of abstraction: system, algorithm and RTL level. The description of the system at RTL level was done in VHDL. The implementation of the design was done in the XC3S700AN FPGA. We implemented five modules working in parallel. The system can operate at a maximum frequency of 108.69 MHz. The design requires, clock cycles to complete the inversion of a matrix of N files. Finally, as future work, we propose a new architecture GJ-FPGA8, which could increment in the performance in about 33%. 5
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/30559
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectFpga
dc.subjectGauss-Jordan
dc.subjectInversión De Matrices
dc.subjectPivoteo Parcial.
dc.subject.keywordFpga
dc.subject.keywordGauss-Jordan
dc.subject.keywordMatrix Inversion
dc.subject.keywordPartial Pivoting.
dc.titleDiseño e implementación de un procesador de propósito específico sobre una fpga para la inversión de matrices
dc.title.englishDesign and implementation of a special-purpose processor into an fpga for matrix inversion5.
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
dspace.entity.typePublication

Archivos

Bloque original

Mostrando 1 - 3 de 3
Cargando...
Miniatura
Nombre:
Carta de autorización.pdf
Tamaño:
299.53 KB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Documento.pdf
Tamaño:
2 MB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Nota de proyecto.pdf
Tamaño:
263.45 KB
Formato:
Adobe Portable Document Format

VIGILADA MINEDUCACIÓN

Ordenanza No. 83 de 1.944 (junio 22)

Carácter académico: Universidad

Notificaciones judiciales: notjudiciales@uis.edu.co 

.

Código SNIES: 1204   Nit: 890.201.213-4

Línea Anticorrupción:  +57 (601) 562 9300 EXT: 3633

Línea transparente: +57 (607) 630 3031