Publicación:

Nvram cells in standard cmos logic process

Resumen

Las memorias EEPROM y Flash se utilizan en diferentes aplicaciones como almacenamiento dememoria no volátil. Estos tipos de memoria requieren máscaras adicionales al proceso CMOS estándar y hacen que el proceso de fabricación sea complejo y más costoso. Por ello, el interés por lafabricación de NVRAM en tecnología CMOS estándar ha aumentado debido a sus múltiples aplicaciones y a la reducción de tiempo y costos de fabricación que supone su implementación. Junto alas múltiples ventajas de la implementación de NVRAM, existen varios retos de diseño relacionadoscon el proceso de programación de las celdas, la alta tensión necesaria para su programación, y elescalado de las mismas a diferentes tecnologías CMOS que ponen en riesgo la durabilidad de lasceldas y su correcto funcionamiento. En este proyecto, se caracteriza en el laboratorio un macro deNVRAM diseñado e implementado en tecnología CMOS de 180nm, junto con el diseño de celdasNVRAM en tecnología CMOS de 28nm. Este diseño se verifica utilizando dos modelos del fenómenode tunelamiento Fowler-Nordheim descritos en Verilog A, que fueron desarrollados en este proyectopara la simulación de celdas NVRAM. Además, se muestra la aplicación de las celdas NVRAM comoceldas de Función Físicamente No Clonable generando llaves de encriptación 100 % estables.