Diseño e implementación de un generador de números aleatorios en un sistema embebido

Abstract

En este trabajo se presenta el análisis, diseño, desarrollo, implementación y validación de un generador de números realmente aleatorios (TRNG). Se tienen como requisitos un reducido consumo de recursos, propiedades estadísticas adecuadas para aplicaciones criptográficas y una implementación completamente digital a través de los recursos disponibles en cualquier tipo de FPGA. El análisis toma en cuenta los principales tipos de TRNG y dando un valor cuantitativo a las características más relevantes se presenta una tabla comparativa para facilitar la escogencia según los requerimientos establecidos. El diseño escogido utiliza el fenómeno de fluctuación de fase aleatorio producido por dos anillos oscilantes (RO) como fuente de entropía y el método de muestreo coherente implementado en hardware para extraer los valores no determinísticos, pero con un alto nivel de sesgo, el cual es mitigado y corregido por medio de una buena práctica de post-procesado basado en una implementación en hardware de la función H con compuertas XOR. El sistema es desarrollado utilizando lenguaje de descripción de hardware para circuitos integrados de muy alta velocidad (VHDL) y la herramienta de diseño ISE/PlanAhead. El diseño es implementado en un sistema embebido reconfigurable, específicamente una FPGA Spartan-3AN Starter Kit y se utiliza una transmisión serial para capturar los datos usando el software RealTerm. El generador es validado a través de las pruebas estadísticas para generadores aleatorios y pseudo-aleatorios en aplicaciones criptográficas establecidas por el National Institute of Standards and Technology (NIST).