Ofuscación de circuitos y estrategias de bajo sobrecosto en Systemas-en-Chip formalmente definidos

Simple item page
dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.authorDurán Blanco, Ckristian Ricardo Esteban
dc.contributor.evaluatorPham, Cong-Kha
dc.contributor.evaluatorFajardo Ariza, Carlos Augusto
dc.contributor.evaluatorVillamizar Mejía, Rodolfo
dc.contributor.evaluatorEslava Garzón, Johan Sebastián
dc.contributor.evaluatorSegura Quijano, Fredy Enrique
dc.date.accessioned2022-10-11T16:47:45Z
dc.date.available2022-10-11T16:47:45Z
dc.date.created2022-10-10
dc.date.embargoEnd2024-10-10
dc.date.issued2022-10-10
dc.description.abstractLos diferentes circuitos electrónicos de consumo son susceptibles a diferentes tipos de ataques que pueden comprometer la autenticación y seguridad de los datos. Para circuitos digitales y sistemas de señal mixta, se utilizan celdas estándar para integrar el sistema con automatización de diseño electrónico (EDA). La ubicación y el enrutamiento de celdas estándar dan como resultado el diseño final de un sistema, pero pueden ser atacados con herramientas de destapado y generación de imágenes debido a la visibilidad de su hardware. Dichas celdas se pueden generar varias veces para realizar la ofuscación de los circuitos para mitigar la visibilidad y la extracción. Otra capa de seguridad es intrínseca dentro del sistema con aceleradores criptográficos y seguridad de la memoria. Aquí mostramos dos algoritmos de colocación diferentes para la generación de celdas estándar, un procedimiento de ofuscación de circuitos usando las celdas estándar anteriores, criptografía a nivel de sistema y protección de memoria, y generación de chips con verificación formal y funcional. Modificamos el algoritmo de ubicación de las celdas estándar para restringir diferentes soluciones para generar varios diseños diferentes que se aplicarán en la ofuscación del circuito.Además, el sistema implementa aceleradores criptográficos con fines de autenticación y seguridad. Este trabajo presenta también un ofuscador ajeno a la memoria con poca sobrecarga en área y tiempo. El sistema es generado por un generador de chips, que puede generar código RTL, generar padring y un dominio siempre activo para la gestión de bajo consumo. El SoC se puede integrar fácilmente en un flujo VLSI. De acuerdo con las especificaciones del procesador, el circuito generado se verifica formal y funcionalmente con varias restricciones para asumir y afirmar condiciones.
dc.description.abstractenglishDifferent consumer electronic circuits are susceptible to different kinds of attacks which can compromise the authentication and safety of data. For digital circuitry and mixed-signal systems, standard cells are used to integrate the system with electronic design automation (EDA). Placement and routing of standard cells output the final layout of a system but can be attacked with decapping and imaging tools due to its hardware visibility. Such cells can be generated multiple times to perform obfuscation of circuits to mitigate the visibility and extraction. Another layer of security is intrinsic inside of the system with cryptographic accelerators and memory safety. Here we show two different placement algorithms for standard cell generation, a circuit obfuscation procedure using the previous standard cells, system-level cryptography and memory protection, and chip generation with formal and functional verification. We modify the placement algorithm of standard cells to constrain different solutions to generate several different layouts to be applied in circuit obfuscation. Furthermore, the system implements cryptographic accelerators for authentication and security purposes. This work presents also a oblivious obfuscator for memory with low-overhead in area and timing. The system is output by a chip generator, which can output RTL code, perform padring generation, and an always-on domain for low-power management. The SoC can be integrated easily in a VLSI flow. According to the processor's specifications, the generated circuit is formally and functionally verified with several constraints for assuming and asserting conditions.
dc.description.cvlachttps://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0000067755
dc.description.degreelevelDoctorado
dc.description.degreenameDoctor en Ingeniería
dc.description.googlescholarhttps://scholar.google.com/citations?user=bR5NmZkAAAAJ&hl=en
dc.description.orcidhttps://orcid.org/0000-0003-3746-8320
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/11869
dc.language.isoeng
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingeníerias Fisicomecánicas
dc.publisher.programDoctorado en Ingeniería: Área Ingeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectObfuscación de Circuitos
dc.subjectCeldas estándar
dc.subjectSeguridad embebida
dc.subjectAES
dc.subjectSAT
dc.subjectVerificación formal
dc.subjectVerificación funcional
dc.subject.keywordCircuit Obfuscation
dc.subject.keywordStandard Cells
dc.subject.keywordEmbedded Security
dc.subject.keywordAES
dc.subject.keywordSAT
dc.subject.keywordFormal Verification
dc.subject.keywordFunctional Verification
dc.titleOfuscación de circuitos y estrategias de bajo sobrecosto en Systemas-en-Chip formalmente definidos
dc.title.englishCircuit Obfuscation and Low-Overhead Security Strategies in Formally Defined System-On-Chips
dc.type.coarhttp://purl.org/coar/resource_type/c_db06
dc.type.hasversionhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.localTesis/Trabajo de grado - Monografía - Doctorado
dspace.entity.type
Files
Original bundle
Now showing 1 - 4 of 4
No Thumbnail Available
Name:
Documento.pdf
Size:
14.48 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
140.97 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Carta de confidencialidad.pdf
Size:
127.68 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
668.58 KB
Format:
Adobe Portable Document Format
Download
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
2.18 KB
Format:
Item-specific license agreed to upon submission
Description:
Download
Collections
Doctorado en Ingeniería: Área Ingeniería Electrónica