Técnicas para arquitecturas y circuitos de generación de reloj en sistemas-en-chip

Moya Baquero, Juan Sebastián

Técnicas para arquitecturas y circuitos de generación de reloj en sistemas-en-chip

dc.contributor.advisor	Roa Fuente, Elkim Felipe
dc.contributor.advisor	Amaya Palacio, José Alejandro
dc.contributor.author	Moya Baquero, Juan Sebastián
dc.contributor.evaluator	Barrios Hernández, Carlos Jaime
dc.contributor.evaluator	Vásquez, Jhon William
dc.contributor.evaluator	Fajardo Ariza, Carlos Augusto
dc.contributor.evaluator	Ávila Bernal, Alba Graciela
dc.contributor.evaluator	Hernández Herrera, Hugo
dc.date.accessioned	2023-09-22T19:41:21Z
dc.date.available	2023-09-22T19:41:21Z
dc.date.created	2023-08-28
dc.date.embargoEnd	2024-08-28
dc.date.issued	2023-08-28
dc.description.abstract	Sistemas-en-Chip (SoC) son uno de los circuitos más comunes en el Internet de las cosas (IoT). Las fuentes de reloj aparecen como un circuito necesario en los SoC para la transferencia, procesamiento de datos o la transmisión vía radiofrecuencia [33]. Generalmente, se instancian varias fuentes de reloj en los SoC para cumplir con los protocolos de comunicación incorporados [43]. Con varias fuentes de reloj, el área ocupada, el costo de instanciación, de verificación e integración en un SoC aumentarán, impactando el precio y la accesibilidad [37]. Una opción para reducir el costo del SoC es disminuir el número de fuentes de reloj. Esto nos lleva a querer integrar, en un único chip, una fuente de reloj que satisfaga el mayor número de estándares de comunicación. Sin embargo, se deben contemplar varias consideraciones y características asociadas a estos estándares. La interferencia entre símbolos en las comunicaciones alámbricas y la fluctuación, el ruido de fase o el rango de frecuencia en las fuentes de reloj integradas son las preocupaciones más relevantes. Este trabajo presenta algunas contribuciones para aplicaciones alámbricas de alta velocidad en circuitos de reloj y recuperación de datos y dos análisis sobre la extensión del rango de frecuencia operativo y la evaluación y reducción del ruido de fase en osciladores de anillo diferenciales en avance (FFRO). Finalmente, proponemos utilizar la arquitectura FFRO como generador de pulsos en transmisores UWB no coherentes para abrir la puerta a una nueva área de investigación además de la generación de fuentes de reloj en SoC.
dc.description.abstractenglish	Systems-on-a-Chip (SoC) are one of the most common circuits in the Internet of Things (IoT) network. Among the blocks composing SoC, clock sources appear as a mandatory circuit for data transfer, data processing, or radio frequency transmission [33]. Usually, several clock generation sources are instantiated in SoC to fulfill the different communication protocols incorporated in the system [43]. With a large number of clock sources, the area occupied will rise, and the cost to instantiate, verify, and integrate an SoC increases, which impacts price and accessibility by the user [37]. A possible option to reduce SoC’s cost is to decrease the number of clock sources. This brings us to the possibility of integrating, in a single chip, a unique clock source that satisfies the largest number of communication standards. However, several considerations and characteristics associated with these standards must be contemplated. Intersymbol interference in wireline communication, and jitter, phase noise, or frequency range in on-chip clock sources are some of the most relevant concerns. This work presents some contributions to high-speed wireline applications for clock and data recovery circuits and two analyses regarding the extension of the operating frequency range and the assessment and reduction of phase noise in feedforward differential ring oscillators (FFRO). Finally, we propose a proof-of-a-concept to use the FFRO architecture as a pulse generator in Non-Coherent UWB transmitters to open the door for a new research area and impact other research fields besides clock source generation in SoC.
dc.description.degreelevel	Doctorado
dc.description.degreename	Doctor en Ingeniería
dc.format.mimetype	application/pdf
dc.identifier.instname	Universidad Industrial de Santander
dc.identifier.reponame	Universidad Industrial de Santander
dc.identifier.repourl	https://noesis.uis.edu.co
dc.identifier.uri	https://noesis.uis.edu.co/handle/20.500.14071/15038
dc.language.iso	eng
dc.publisher	Universidad Industrial de Santander
dc.publisher.faculty	Facultad de Ingeníerias Fisicomecánicas
dc.publisher.program	Doctorado en Ingeniería: Área Ingeniería Electrónica
dc.publisher.school	Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rights	info:eu-repo/semantics/embargoedAccess
dc.rights.accessrights	info:eu-repo/semantics/openAccess
dc.rights.coar	http://purl.org/coar/access_right/c_abf2
dc.rights.creativecommons	Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.license	Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subject	Sistemas-en-Chip
dc.subject	Internet de las cosas
dc.subject	Oscilador en anillo diferencial en avance
dc.subject.keyword	Systems-on-a-Chip
dc.subject.keyword	Internet of Things
dc.subject.keyword	Feedforward Differential Ring Oscillators
dc.title	Técnicas para arquitecturas y circuitos de generación de reloj en sistemas-en-chip
dc.title.english	Circuit and Architecture Techniques for Clock Generation in Systems-on-a-Chip
dc.type.coar	http://purl.org/coar/resource_type/c_db06
dc.type.hasversion	http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.local	Tesis/Trabajo de grado - Monografía - Doctorado