DISEÑO DE UN CIRCUITO COMPENSADOR DE MODO DE TENSIÓN PARA UN CONVERTIDOR DC-DC BUCK EN TECNOLOGÍA CMOS DE 28NM
dc.contributor.advisor | Ardila Ochoa, Javier Ferney | |
dc.contributor.author | Hernandez Campos, Johan Sebastian | |
dc.contributor.author | Martinez Gonzalez, Brayan Camilo | |
dc.contributor.evaluator | Mier Martinez, Javier Enrique | |
dc.contributor.evaluator | Carreño Zagarra, Jose Jorge | |
dc.date.accessioned | 2025-07-03T15:18:34Z | |
dc.date.available | 2025-07-03T15:18:34Z | |
dc.date.created | 2025-07-02 | |
dc.date.embargoEnd | 2027-07-02 | |
dc.date.issued | 2025-07-02 | |
dc.description.abstract | Las variaciones en la tensión de salida del convertidor DC-DC buck son un problema que conduce a la degradación de la eficiencia del convertidor; esto puede generar inestabilidad en el sistema y reducir el rendimiento del sistema en chip (SoC) en el que se está utilizando. El diseño de un bloque de compensación en modo tensión resuelve este problema, minimizando así las fluctuaciones y garantizando una respuesta rápida y estable a los cambios en la carga o en la tensión de entrada. Se desarrolló un enfoque de optimización para reducir el área ocupada por los elementos pasivos de la compensación del circuito, con el propósito de mejorar la eficiencia del diseño y reducir los cos tos de implementación. El método propuesto consta de dos etapas principales: en primer lugar, la generación de un conjunto de puntos iniciales que cumplen con las especificaciones establecidas; posteriormente, la optimización de estos puntos mediante el algoritmo de búsqueda pattern search de MATLAB. Este enfoque es particularmente útil para problemas con restricciones no lineales y funciones objetivo complejas, permitiendo encontrar soluciones que minimicen el área de los componentes sin comprometer el desempeño del circuito. Además, se introdujeron técnicas de trimming para garantizar una gran robustez frente a las variaciones PVT y las variaciones estadísticas (MC). Con el diseño y la implementación del VMC en el convertidor DC-DC buck, el sistema alcanza un rango de ganancia de [68.69dB, 75.63dB], un rango de UGBW de [203.8kHz, 293.5kHz], un rango de margen de fase (PM) de [47◦, 68.87◦], y un rango de margen de ganancia (GM) de [15.25dB, 25.69dB] a nivel de esquemático. Estos resultados confirman que el sistema cumple las especificaciones exigidas. | |
dc.description.abstractenglish | Variations in the output voltage of the DC-DC buck converter can degrade the efficiency of the converter, causing instability in the system and reducing the performance of the system-on-chip (SoC) where it is used. The design of a voltage-mode compensation block solves this problem, minimizing fluctuations and ensuring a fast and stable response to load or input voltage changes. An optimization approach was developed to reduce the area occupied by the passive elements of the circuit compensation, to improve design efficiency and reduce implementation costs. The proposed method consists of two main steps: first, the generation of a set of initial points that meet the established specifications; subsequently, the optimization of these points using MATLAB’s pattern search algorithm. This approach is particularly useful for problems with nonlinear constraints and complex objective functions, allowing us to find solutions that minimize the area of the components without compromising the performance of the circuit. In addition, trimming techniques were introduced to ensure high robustness to PVT variations and statistical variations (MC). With the design and implementation of the VMC in the DC-DC buck converter, the system achieves a gain range of [68.69dB, 75.63dB], a UGBW range of [203.8kHz, 293.5kHz], a phase margin (PM) range of [47◦, 68.87◦], and a gain margin (GM) range of [15.25dB, 25.69dB]. These results confirm that the system meets the required specifications. | |
dc.description.degreelevel | Pregrado | |
dc.description.degreename | Ingeniero Electrónico | |
dc.format.mimetype | application/pdf | |
dc.identifier.instname | Universidad Industrial de Santander | |
dc.identifier.reponame | Universidad Industrial de Santander | |
dc.identifier.repourl | https://noesis.uis.edu.co | |
dc.identifier.uri | https://noesis.uis.edu.co/handle/20.500.14071/45804 | |
dc.language.iso | eng | |
dc.publisher | Universidad Industrial de Santander | |
dc.publisher.faculty | Facultad de Ingeníerias Fisicomecánicas | |
dc.publisher.program | Ingeniería Electrónica | |
dc.publisher.school | Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones | |
dc.rights | info:eu-repo/semantics/embargoedAccess | |
dc.rights.accessrights | info:eu-repo/semantics/openAccess | |
dc.rights.coar | http://purl.org/coar/access_right/c_f1cf | |
dc.rights.creativecommons | Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) | |
dc.rights.license | Atribución-NoComercial-SinDerivadas 2.5 Colombia (CC BY-NC-ND 2.5 CO) | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | |
dc.subject | Circuito VMC | |
dc.subject | Optimización | |
dc.subject | área | |
dc.subject | CMOS | |
dc.subject | Convertidor DC-DC Reductor | |
dc.subject.keyword | VMC Circuit | |
dc.subject.keyword | Optimization | |
dc.subject.keyword | area | |
dc.subject.keyword | CMOS | |
dc.subject.keyword | DC-DC Buck Converter | |
dc.title | DISEÑO DE UN CIRCUITO COMPENSADOR DE MODO DE TENSIÓN PARA UN CONVERTIDOR DC-DC BUCK EN TECNOLOGÍA CMOS DE 28NM | |
dc.title.english | DESIGN OF A VOLTAGE MODE COMPENSATOR CIRCUIT FOR A DC-DC BUCK CONVERTER IN A 28NM CMOS TECHNOLOGY | |
dc.type.coar | http://purl.org/coar/resource_type/c_7a1f | |
dc.type.hasversion | http://purl.org/coar/version/c_b1a7d7d4d402bcce | |
dc.type.local | Tesis/Trabajo de grado - Monografía - Pregrado |
Files
Original bundle
1 - 5 of 8
No Thumbnail Available
- Name:
- Carta de autorización.pdf
- Size:
- 176.3 KB
- Format:
- Adobe Portable Document Format
License bundle
1 - 1 of 1
No Thumbnail Available
- Name:
- license.txt
- Size:
- 2.18 KB
- Format:
- Item-specific license agreed to upon submission
- Description: