A 32-bit risc-v microcontroller in 130nm cmos technology

Simple item page
dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.advisorGomez Ortiz, Hector Ivan
dc.contributor.authorDuran Blanco, Ckristian Ricardo Esteban
dc.date.accessioned2024-03-03T23:37:59Z
dc.date.available2017
dc.date.available2024-03-03T23:37:59Z
dc.date.created2017
dc.date.issued2017
dc.description.abstractLa quinta generación de procesadores con Set de Instrucciones de Cómputo Reducido (RISC-V por sus siglas en inglés) han presentado un numero gránde de ventajas en comparación a los procesadores de Set de Instrucciones de Cómputo Complejo (CISC por sus siglas en inglés) durante los últimos años. En este trabajo una completa implementación y diseño de un microcontrolador de 32-bits en 130nm totalmente sintetizable es presentada. Este es el primer microcontrolador ofreciendo el set de instrucciones de código abierto RISC-V montado através de buses AXI4-Lite y APB para procesos de comunicación. El microcontrolador contiene una RAM de 4kB, una interfaz SPI esclabo AXI para verificación, y una interfaz SPI esclavo APB para comprobar el correcto funcionamiento del puente APB. Todos los periféricos son controlados por un procesador RISC-V y una interfaz SPI maestro AXI que es usada para programar el dispositivo y comprobar el flujo de datos através de todos los esclavos. Una densidad total de potencia es -V tiene una -bits probado y medido, usado como una plataforma de código abierto para el Internet de las Cosas es presentado. El Sistema en Chip (SoC por sus síglas en inglés) ocupa una area de 2.1mm x 2.1mm en una tecnología de 130nm CMOS. El SoC ha sido probado a una máxima velocidad de 160MHz. Este es el primer microcontrolador de 32-bit probado en silicio con un núcleo RISC-V.
dc.description.abstractenglishThe fifth generation of Reduced Instruction Set Computer (RISC-V) processors have presented a large number of advantages in comparison to Complex Instruction Set Computer (CISC) processors over the last years. In this work a complete implementation and design of a fully-synthesized 32-bit microcontroller in a 130nm CMOS technology is presented. This is the first microcontroller featuring the open source RISC-V instruction set all mounted through AXI4-Lite and APB buses for communication process. The microcontroller contains a 4kB-RAM, an SPI AXI slave interface for output verification, and an SPI APB slave interface for checking the correct behavioral of the APB bridge. All peripherals are controlled by a RISC-V and an SPI AXI master interface that is used for programming the device and checking the data flowing through all the slaves. A total power density -V microcontroller has a reduced and measured 32-bit microcontroller used as an open-source platform for Internet of Things is presented. The implemented SoC occupies a 2.1mm x 2.1mm area in a 130nm CMOS technology. The SoC has been tested at maximum speed of 160MHz. It is the first silicon-proven 32-bit microcontroller sporting a RISC-V core.
dc.description.degreelevelMaestría
dc.description.degreenameMagíster en Ingeniería de Telecomunicaciones 
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/37627
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programMaestría en Ingeniería de Telecomunicaciones
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectMicrocontrolador
dc.subjectProcesador
dc.subjectRisc-V
dc.subjectCmos
dc.subjectArquitectura
dc.subjectComputadores
dc.subject.keywordMicrocontroller
dc.subject.keywordProcessor
dc.subject.keywordRisc-V
dc.subject.keywordCmos
dc.subject.keywordArchitecture
dc.subject.keywordComputers
dc.titleA 32-bit risc-v microcontroller in 130nm cmos technology
dc.title.englishA 32-bit risc-v microcontroller in 130 nm cmos technology
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_bdcc
dc.type.localTesis/Trabajo de grado - Monografía - Maestria
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
76.24 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
1.48 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
48.57 KB
Format:
Adobe Portable Document Format
Download
Collections
Maestría en Ingeniería de Telecomunicaciones