Towards Intelligent, Secure, and Energy-Efficient Systems-on-Edge

Simple item page
dc.contributor.advisorRoa Fuentes, Élkim Felipe
dc.contributor.authorRueda Guerrero, Luis Eduardo
dc.contributor.evaluatorAmaya Palacio, Jose Alejandro
dc.contributor.evaluatorFajardo Ariza, Carlos Augusto
dc.contributor.evaluatorÁvila, Alba
dc.contributor.evaluatorPatiño, Gustavo
dc.contributor.evaluatorSegura, Fredy
dc.date.accessioned2024-02-09T19:37:22Z
dc.date.available2024-02-09T19:37:22Z
dc.date.created2024-02-09
dc.date.issued2024-02-09
dc.description.abstractCon miles de millones (incluso billones, según estimaciones) de dispositivos interconectados, el consumo de energı́a, la gestión de gran cantidad de datos y su seguridad, son algunos de los principales desafı́os para las aplicaciones IoT (Internet de las cosas). La administración inteligente de la energı́a, basada en monitores de tensión, es una de las principales soluciones en cuanto a la reducción del consumo de energı́a. Mientras tanto, la inferencia con sistemas de deep-learning surge como una de las formas más efectivas de lidiar con gran cantidad de datos para la toma de decisiones. Al mismo tiempo, la aceleración con hardware analógico ha demostrado ser una alternativa prometedora para obtener sistemas de deep-learning para aplicaciones IoT (systems-on-edge-SoE) energeticamente eficientes. La seguridad es otro de los principales desafı́os para SoE. Con más nodos conectados, hay más oportunidades para comprometer la seguridad de sistemas completos, lo que podrı́a llevar a la filtración de información sensible o dejar el sistema vulnerable a ataques desde diferentes frentes. Esta tesis presenta contribuciones en los tres frentes mencionados anteriormente: SoE energeticamente eficientes, SoE para la toma de decisiones y vulneración de seguridad en SoE. Primero, proponemos A-Connect, una novedosa metodologı́a para mejorar la resiliencia de las redes neuronales contra la variabilidad estocástica, como cuando se implementan redes neuronales en aceleradores analógicos imprecisos. Presentamos resultados de simulación aplicando A- Connect a modelos populares de DNN (por ejemplo, LeNet-5 para el conjunto de datos MNIST, AlexNet, VGG-16 y ResNet-20 para el conjunto de datos CIFAR-10, y ResNet-18 para el conjunto de datos CIFAR-100). A-Connect muestra el mejor rendimiento en comparación con otros enfoques ex-situ, al tiempo que presenta resultados comparables a métodos in situ e hı́bridos (es decir, utilizando enfoques ex-situ e in situ) en la literatura. Luego, proponemos un macro para Machine Learning (ML) con computación en memoria (CIM) usando memoria SRAM, con un amplio rango de frecuencia y alta eficiencia energética para SoE multi-modo, que utiliza un enfoque de co-diseño de software-hardware con la ayuda de la metodologı́a A-Connect. También presentamos un datapath completamente analógico, y de señal mezclada, que incorpora no solo operaciones MAC, sino también operaciones de ML comúnmente utilizadas dentro del dominio analógico (por ejemplo, ReLU, normalización, memoria). Las simulaciones presentadas en un nodo tecnológico CMOS de 180 nm muestran que los resultados del macro propuesto están cerca de los macros en 65 nm del estado del arte. Además, mostramos estimaciones de rendimiento para un diseño en 28 nm que sitúan al macro analógico propuesto por encima del rendimiento absoluto del estado del arte. Continuamos con la propuesta de monitores de voltaje de múltiples niveles de ultra bajo consumo para estrategias de administración de energı́a de granularidad fina en una tecnologı́a CMOS de 180 nm. También demostramos experimentalmente cómo estos monitores de voltaje podrı́an usarse en una estrategia real de gestión de energı́a en un sistema en chip (SoC) con un microcontrolador RISC-V. Al tener múltiples niveles para los umbrales de voltaje, es posible habilitar tres modos de energı́a diferentes que utilizan un suministro de voltaje más bajo: activo, sleep y deep sleep. En comparación con investigaciones anteriores que no consideran los efectos de baja temperatura al usar ramas de alta impedancia, este trabajo logra un bajo consumo de corriente en dichas condiciones. Finalmente, exploramos mecanismos de vulneración de seguridad no convencionales en ataques por hardware. Presentamos nuestro trabajo sobre ataques por perturbación transistoria del voltaje de alimentación. Como contribución, logramos incluir la red de suministro de energı́a de un SoC en el enfoque clásico de violación de restricciones de tiempo, lo que nos permitió obtener una relación analı́tica entre el potencial de una perturbación de voltaje para inyectar una falla en un sistema y los parámetros de la forma de onda de la perturbación (por ejemplo, duración, amplitud). Anticipamos que nuestro trabajo permitirı́a un modelo de falla del sistema para cualquier forma de onda de perturbación, incluso aquellas generadas por algoritmos genéticos o redes neuronales.
dc.description.abstractenglishWith billions (even trillions, according to estimations) of devices interconnected, power consumption, big data management, and security are some of the main challenges for IoT applications. Intelligent power management, based on supply monitors, is one of the main solutions in regard to lower power consumption. Meanwhile, inference on the edge with deep-learning systems arises as one of the most effective ways to deal with big data for decision-making. At the same time, to obtain energy-efficient deep-learning systems-on-edge (SoE), analog hardware acceleration has shown to be a promising alternative. Security is another one of the main challenges for SoE. With more connected nodes, more opportunities to break whole systems’ security. The latter could lead to the filtration of sensitive information or leave the system vulnerable to attacks from different fronts. This thesis presents contributions on the three fronts mentioned above: energy-efficiency SoE (power consumption), big data for decision-making SoE, and security infringement on SoE. First, we propose A-Connect, a novel methodology to improve neural network resilience against stochastic variability when deploying neural networks in imprecise analog accelerators. We present simulation results applying A-Connect to popular DNN models (e.g., LeNet-5 for the MNIST dataset, AlexNet, VGG-16, and ResNet-20 for the CIFAR-10 dataset, and ResNet-18 for the CIFAR-100 dataset). A-Connect shows the best performance when compared to other ex-situ approaches while having comparable results to in situ and hybrid (i.e., using ex-situ and in situ approaches) methods in the literature. Then, we propose a wide frequency range and high energy efficiency CIM SRAM-based ML macro for multi-mode SoE, that uses a co-design software-hardware approach with the help of the A-Connect methodology. We also present an end-to-end analog datapath that incorporates not only MAC operations but commonly used ML operations within the analog domain (e.g., ReLU, normalization, memory). The simulations in a 180nm CMOS technology node show that the proposed macro’s results are close to state-of-art macros in 65nm. Furthermore, we show performance estimations for a 28nm design that put the proposed analog macro above absolute state-of-art performance. We continue with the proposal of ultra-low-power multi-level voltage monitors for multi-mode fine-grained power management strategies in a 180nm CMOS technology. We also show experimentally how these voltage monitors could be used in a real power management strategy in a system-on-chip (SoC) with a RISC-V MCU core. By having multi-level voltage thresholds we enable three different power modes that used lower voltage supply: active, sleep, and deep-sleep. In comparison to previous research that neglected considering the low-temperature effects when using large impedance branches, this work achieves a low current consumption in such conditions. Finally, we explore unconventional security infringement mechanisms in hardware-based attacks. We present our work on voltage glitching attacks. As a contribution, we manage to include the power delivery network of an SoC in the classical timing constraint violation approach. Doing so allows us to obtain an analytical relation between the potential of a voltage glitch to inject a fault into a system and the glitch waveform parameters (e.g., duration, amplitude). We anticipate that our work would permit a system’s fault model for any glitch waveform, even those generated by genetic algorithms or neural networks.
dc.description.degreelevelDoctorado
dc.description.degreenameDoctor en Ingeniería
dc.description.googlescholarhttps://scholar.google.com/citations?user=C6MPy6YAAAAJ&hl=en
dc.description.orcidhttps://orcid.org/0000-0002-3658-2028
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/15645
dc.language.isoeng
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingeníerias Fisicomecánicas
dc.publisher.programDoctorado en Ingeniería: Área Ingeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.subjectSystem-on-edge
dc.subjectEficiencia energética
dc.subjectseguridad
dc.subjectComputación analógica
dc.subjectVariabilidad estocástica
dc.subjectRedes neuronales
dc.subjectMachine Learning
dc.subjectComputación en memoria
dc.subjectAdministración de energía
dc.subjectAtaques por perturbación transitoria de voltaje
dc.subject.keywordSystem-On-Edge
dc.subject.keywordEnergy-Efficiency
dc.subject.keywordSecurity
dc.subject.keywordAnalog Computation
dc.subject.keywordStochastic Variability
dc.subject.keywordNeural Networks
dc.subject.keywordMachine Learning
dc.subject.keywordComputation-In-Memory
dc.subject.keywordPower Management
dc.subject.keywordVoltage Glitching Attacks
dc.titleTowards Intelligent, Secure, and Energy-Efficient Systems-on-Edge
dc.title.englishTowards Intelligent, Secure, and Energy-Efficient Systems-on-Edge
dc.type.coarhttp://purl.org/coar/resource_type/c_db06
dc.type.hasversionhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.localTesis/Trabajo de grado - Monografía - Doctorado
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
800.89 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
120.5 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
11.72 MB
Format:
Adobe Portable Document Format
Download
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
2.18 KB
Format:
Item-specific license agreed to upon submission
Description:
Download
Collections
Doctorado en Ingeniería: Área Ingeniería Electrónica