Análisis para la implementación de un analizador vectorial de redes mediante software RFNOC en un USRP X310
dc.contributor.advisor | Reyes Torres, Óscar Mauricio | |
dc.contributor.advisor | Acevedo Cárdenas, Efrén Darío | |
dc.contributor.author | Becerra Quintero, Brayan Leonardo | |
dc.contributor.author | Olivares Avila, Andres Sebastian | |
dc.date.accessioned | 2024-03-03T23:57:15Z | |
dc.date.available | 2018 | |
dc.date.available | 2024-03-03T23:57:15Z | |
dc.date.created | 2018 | |
dc.date.issued | 2018 | |
dc.description.abstract | En este trabajo se realizo un análisis de las prestaciones de unúSRP X310 [9] y un analizador vectorial de redes con el fin de determinar la viabilidad de implementar este ultimo sobre una plataforma ´ SDR. As´ı mismo, se utilizo el entorno ´ RFNoC [11] desarrollado por Ettus Research [10] buscando el mayor rendimiento para esta plataforma, interactuando directamente con las FPGAs embebidas en los USRP[20]. Se describieron y analizaron los cuatro componentes que constituyen el analizador vectorial de redes, la FPGA Kintex-7 XC710K410T [30] y las tarjetas hijas compatibles del USRP X310. Se plantearon las alternativas para implementar de forma individual tres componentes de un VNA bajo el entorno RFNoC. Se genero un bloque RFNoC para la implementación de un gene- ´ rador de RF s´ımil al de un VNA y se comparo su respuesta en frecuencia con un generador ´ de RF comercial. Se plantea utilizar un acople direccional como banco de pruebas para lo cual se realizo una caracterización de uno de estos, determinando sus parámetros espec ´ ´ıficos, necesarios para realizar ajustes al momento de implementar un VNA. Para el receptor y el procesador se presentan alternativas de implementacion con base en las prestaciones ´ de las tarjetas hijas del USRP y los bloques que RFNoC y Xilinx facilitan a los usuarios de sistemas SDR. La curva de potencia del generador de RF implementado en el USRP oscila alrededor de -0.78 dBm con variaciones de ± 0.66 dB s´ımil a un generador de RF comercial con el que se comparo. El bloque construido en RFNoC para esta etapa de generador ´ consume menos del 2 % de recursos F P GA disponibles. | |
dc.description.abstractenglish | In this work, a performance analysis of a USRP X310 and a Vector Network Analyzer was carried out in order to determine the feasibility of implementing the latter on a SDR platform. Likewise, RFNoC software, developed by Ettus Research, was used looking forward to a better performance for this platform, interacting directly with FPGA motherboards embedded in USRP. The four components that are part of the Vector Network Analyzer were analyzed and described, as well as the FPGA Kintex-7 XC710K410T and compatible daughter boards of the USRP X310. Additionally, some alternatives were proposed to implement three components of a VNA in an individual form on the RFNoC environment. A RFNoC block was generated to implement a RF generator equivalent to the correspondent VNA generator, and its frequency response was compared with a commercial RF generator. The use of a directional coupling is proposed as a test bench and, in particular, the 87300B was characterized, defining specific parameters required to be adjusted for implementing a VNA. For the receiver and processor, implementation alternatives were presented based on the specifications of the USRP daughter boards and the blocks provided by RFNoC and Xilinx environments. The PSD of the RF generator implemented in the USRP oscillates around -0.78 dBm with variations of ±0.66 dB similarly to the RF generator used as a reference. IT is remarkable that the RFNoC block synthetized for this generator stage consumes less than 2 % of available FPGA resources. | |
dc.description.degreelevel | Pregrado | |
dc.description.degreename | Ingeniero Electrónico | |
dc.format.mimetype | application/pdf | |
dc.identifier.instname | Universidad Industrial de Santander | |
dc.identifier.reponame | Universidad Industrial de Santander | |
dc.identifier.repourl | https://noesis.uis.edu.co | |
dc.identifier.uri | https://noesis.uis.edu.co/handle/20.500.14071/37850 | |
dc.language.iso | spa | |
dc.publisher | Universidad Industrial de Santander | |
dc.publisher.faculty | Facultad de Ingenierías Fisicomecánicas | |
dc.publisher.program | Ingeniería Electrónica | |
dc.publisher.school | Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones | |
dc.rights | http://creativecommons.org/licenses/by/4.0/ | |
dc.rights.accessrights | info:eu-repo/semantics/openAccess | |
dc.rights.creativecommons | Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) | |
dc.rights.license | Attribution-NonCommercial 4.0 International (CC BY-NC 4.0) | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc/4.0 | |
dc.subject | Usrp | |
dc.subject | Rfnoc | |
dc.subject | Fpga | |
dc.subject | Generador | |
dc.subject | Banco De Pruebas | |
dc.subject | Receptor | |
dc.subject | Procesador. | |
dc.subject.keyword | Usrp | |
dc.subject.keyword | Rfnoc | |
dc.subject.keyword | Fpga | |
dc.subject.keyword | Generator | |
dc.subject.keyword | Test Set | |
dc.subject.keyword | Receiver | |
dc.subject.keyword | Processor. | |
dc.title | Análisis para la implementación de un analizador vectorial de redes mediante software RFNOC en un USRP X310 | |
dc.title.english | Analysis for the implementation of a vectorial network analyzer using rfnoc software in a usrp x310 ∗ | |
dc.type.coar | http://purl.org/coar/version/c_b1a7d7d4d402bcce | |
dc.type.hasversion | http://purl.org/coar/resource_type/c_7a1f | |
dc.type.local | Tesis/Trabajo de grado - Monografía - Pregrado |
Files
Original bundle
1 - 3 of 3
No Thumbnail Available
- Name:
- Carta de autorización.pdf
- Size:
- 301.34 KB
- Format:
- Adobe Portable Document Format
No Thumbnail Available
- Name:
- Nota de proyecto.pdf
- Size:
- 102.81 KB
- Format:
- Adobe Portable Document Format