DISEÑO DE UNA MICROARQUITECTURA RISC-V ENERGETICAMENTE EFICIENTE PARA APLICACIONES DE BAJO COSTO

Simple item page
dc.contributor.advisorArdila Ochoa, Javier Ferney
dc.contributor.advisorAbreo Carrillo, Sergio Alberto
dc.contributor.advisorRueda Guerrero, Luis Eduardo
dc.contributor.authorGualdrón Manrique, Gerson Leandro
dc.contributor.evaluatorFajardo Ariza, Carlos Augusto
dc.contributor.evaluatorSalamanca Becerra, William Alexander
dc.date.accessioned2024-05-20T15:40:12Z
dc.date.available2024-05-20T15:40:12Z
dc.date.created2024-05-17
dc.date.embargoEnd2025-07-01
dc.date.issued2024-05-17
dc.description.abstractLa creciente demanda de dispositivos portátiles enfocados a la salud, el bienestar físico y el entretenimiento, combinada con el lento avance tecnológico de las baterías respecto a estos dispositivos, ha generado la necesidad de diseñar dispositivos con bajo consumo energético manteniendo un rendimiento óptimo. Este trabajo tiene como objetivo diseñar e implementar una microarquitectura RISC-V de bajo consumo de potencia, buscando la ejecución de cada instrucción en un único ciclo de reloj. Además, se propone un proceso de diseño muy detallado que puede replicarse e implementarse fácilmente. Aunque existen varias implementaciones de procesadores RISC-V de código abierto, ninguna está lo suficientemente documentada o detallada como para permitir que un principiante pueda replicarlas. Cada componente está diseñado en el lenguaje de descripción de hardware (HDL) de Verilog. La implementación del diseño se realiza en la plataforma Xilinx KC705, que cuenta con una FPGA en tecnología de proceso CMOS de 28 nm.
dc.description.abstractenglishThe rising demand for wearable devices focused on health, fitness, and entertainment, combined with the slow technological advance in batteries compared to these devices, has generated the need to design devices with low power consumption while maintaining optimal performance. This work aims to design and implement a low-power RISC-V micro-architecture, looking for the execution of each instruction in a single clock cycle. In addition, a highly detailed design process is proposed that can be easily replicated and implemented. Although several open-source RISC-V processor implementations exist, none are sufficiently documented or detailed to allow a beginner to replicate them. Each component is designed in the Verilog hardware description language (HDL). The design implementation is on the Xilinx KC705 platform, which features an FPGA in 28 nm CMOS process technology.
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/42455
dc.language.isoeng
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingeníerias Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/embargoedAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_f1cf
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAtribución-NoComercial-SinDerivadas 2.5 Colombia (CC BY-NC-ND 2.5 CO)
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectRISC-V
dc.subjectMICROARQUITECTURA
dc.subjectMICROCONTROLADOR
dc.subjectSoC
dc.subjectSEMICONDUCTORES
dc.subjectDIGITAL
dc.subjectBAJA POTENCIA
dc.subjectFPGA
dc.subject.keywordRISC-V
dc.subject.keywordMICRO-ARCHITECTURE
dc.subject.keywordMICROCONTROLLER
dc.subject.keywordSoC
dc.subject.keywordSEMICONDUCTORS
dc.subject.keywordDIGITAL
dc.subject.keywordLOW-POWER
dc.subject.keywordFPGA
dc.titleDISEÑO DE UNA MICROARQUITECTURA RISC-V ENERGETICAMENTE EFICIENTE PARA APLICACIONES DE BAJO COSTO
dc.title.englishDESIGN OF AN ENERGY-EFFICIENT RISC-V MICRO-ARCHITECTURE FOR LOW-COST APPLICATIONS
dc.type.coarhttp://purl.org/coar/resource_type/c_7a1f
dc.type.hasversionhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
Files
Original bundle
Now showing 1 - 4 of 4
No Thumbnail Available
Name:
Carta de confidencialidad.pdf
Size:
120.64 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
316.04 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
55.56 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
151.9 KB
Format:
Adobe Portable Document Format
Download
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
2.18 KB
Format:
Item-specific license agreed to upon submission
Description:
Download
Collections
Ingeniería Electrónica