Implementation of convolutional neuronal network on a software co-processing scheme to identify handwritten digits

Simple item page
dc.contributor.advisorFajardo Ariza, Carlos Augusto
dc.contributor.advisorRueda Guerrero, Luis Eduardo
dc.contributor.authorGonzalez Serrano, Edwin Orlando
dc.contributor.authorVillamizar Luna Walter Daniel
dc.date.accessioned2023-04-06T03:39:04Z
dc.date.available2023
dc.date.available2023-04-06T03:39:04Z
dc.date.created2019
dc.date.issued2019
dc.description.abstractEste trabajo hace parte de la fase inicial de un macroproyecto, el cual tiene como objetivo, el desarrollo de dispositivos portables con bajo consumo de potencia, para aplicaciones médicas utilizando redes neuronales convolucionales (CNNs). Las redes neuronales convolucionales cada vez son más populares en aplicaciones de aprendizaje profundo como por ejemplo en clasificación de imágenes, reconocimiento de voz, medicina, entre otras. Sin embargo, las CNNs son computacionalmente costosas y requieren altos recursos de memoria. Nosotros proponemos un acelerador de hardware para la red Lenet-5 (LeCun et al., 1998) en un esquema de co-procesamiento Software/Hardware. El esquema propuesto tiene como objetivo reducir los recursos de hardware y obtener un alto rendimiento en el proceso de inferencia. Hemos desarrollado una estrategia para reducir recursos de memoria y recursos computacionales. Esta estrategia nos permite reducir la cantidad de memoria requerida sobrescribiéndolas y los recursos computacionales usando un formato de datos en punto fijo. Este esquema fue diseñado alrededor de la plataforma Zynq-7000. Implementamos nuestro diseño en la tarjeta de desarrollo Digilent Arty Z7-20. Nuestros resultados evidenciaron una exactitud del 97.59% utilizando representación en punto fijo de 12 bits. Con una frecuencia de tan solo 100MHz en el acelerador de hardware, el esquema propuesto obtiene una mejora de 17% en el throughput cuando se compara con una implementación de software en un procesador de propósito general cuya frecuencia es de 650MHz.
dc.description.abstractenglishThis work is part of the initial phase of a macro project, which aims, the development of portable devices with low power consumption, for medical applications using convolutional neural networks (CNNs). Convolutional neuronal networks are increasingly popular in deep learning applications such as image classification, speech recognition, medicine, among others. However, CNNs are computationally expensive and require high memory resources. We propose a hardware accelerator for the Lenet-5 (LeCun et al., 1998) network in a Software / Hardware co-processing scheme. The proposed scheme aims to reduce hardware resources and obtain a high performance in the process of inference. We have developed a strategy to reduce memory resources and computational resources. This strategy allows us to reduce the amount of memory required by overwriting data in the same memories and computational resources using a fixed-point data format. This scheme was designed around the Zynq-7000 platform. We implemented our design on the Digilent Arty Z7-20 development card. Our results achieved an accuracy of 97.59% using 12-bit fixed-point representation. Therefore, a low utilization of resources with competitive accuracy is obtained. In addition, the proposed scheme achieves a 17% improvement in throughput when compared to a software implementation in a general-purpose processor. The processor works at 650MHz and the FPGA is synchronized at 100MHz.
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/13426
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectCnn
dc.subjectFpga
dc.subjectHardware-Accelerator
dc.subjectMnist
dc.subjectZynq
dc.subject.keywordCnn
dc.subject.keywordFpga
dc.subject.keywordHardware-Accelerator
dc.subject.keywordMnist
dc.subject.keywordZynq.
dc.titleImplementation of convolutional neuronal network on a software co-processing scheme to identify handwritten digits
dc.title.englishImplementation of convolutional neuronal network on a software/hardware co-processing scheme to iden
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
dspace.entity.type
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
16.97 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
17.25 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
46.75 KB
Format:
Adobe Portable Document Format
Download
Collections
Ingeniería Electrónica