Nvram cells in standard cmos logic process

Simple item page
dc.contributor.advisorArdila Ochoa, Javier Ferney
dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.authorFlórez Ramírez, Karen Vanessa
dc.date.accessioned2024-03-04T01:11:55Z
dc.date.available2021
dc.date.available2024-03-04T01:11:55Z
dc.date.created2021
dc.date.issued2021
dc.description.abstractLas memorias EEPROM y Flash se utilizan en diferentes aplicaciones como almacenamiento dememoria no volátil. Estos tipos de memoria requieren máscaras adicionales al proceso CMOS estándar y hacen que el proceso de fabricación sea complejo y más costoso. Por ello, el interés por lafabricación de NVRAM en tecnología CMOS estándar ha aumentado debido a sus múltiples aplicaciones y a la reducción de tiempo y costos de fabricación que supone su implementación. Junto alas múltiples ventajas de la implementación de NVRAM, existen varios retos de diseño relacionadoscon el proceso de programación de las celdas, la alta tensión necesaria para su programación, y elescalado de las mismas a diferentes tecnologías CMOS que ponen en riesgo la durabilidad de lasceldas y su correcto funcionamiento. En este proyecto, se caracteriza en el laboratorio un macro deNVRAM diseñado e implementado en tecnología CMOS de 180nm, junto con el diseño de celdasNVRAM en tecnología CMOS de 28nm. Este diseño se verifica utilizando dos modelos del fenómenode tunelamiento Fowler-Nordheim descritos en Verilog A, que fueron desarrollados en este proyectopara la simulación de celdas NVRAM. Además, se muestra la aplicación de las celdas NVRAM comoceldas de Función Físicamente No Clonable generando llaves de encriptación 100 % estables.
dc.description.abstractenglishEEPROM and Flash memories are used in different applications as non-volatile memory storage.These types of memory require additional masks to the standard CMOS process and make the manufacturing process complex and more expensive. As a result, interest in NVRAM fabrication in standard CMOS technology has increased due to its multiple applications and the reduction in time andmanufacturing costs that its implementation entails. Along with the many advantages of NVRAM implementation, there are several design challengesrelated to the cell programming process, the high voltage required for programming, and the scalingof the cells to different CMOS technology that put cell durability and proper operation at risk. In this project, an NVRAM macro designed and implemented in 180nm CMOS technology is characterized in the laboratory, along with the design of NVRAM cells in 28nm CMOS technology. Thisdesign is verified using two models of the Fowler-Nordheim tunneling phenomenon described in Verilog A, which was developed in this project for NVRAM cells simulation. In addition, the applicationof NVRAM cells as Physically Unclonable Function cells generating 100% stable encryption keys is shown.
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/40989
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectMemoria De Acceso Aleatorio No Volátil
dc.subjectModelado De Tunelamiento Fowler-Nordheim
dc.subjectFunción Físicamente No Clonable.
dc.subject.keywordNon-Volatile Random Access Memory
dc.subject.keywordFowler-Nordheim Tunnelingmodeling
dc.subject.keywordPhysically Unclonable Function.
dc.titleNvram cells in standard cmos logic process
dc.title.englishNvram cells in standard cmos logic process
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
517.07 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
15.53 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
232.22 KB
Format:
Adobe Portable Document Format
Download
Collections
Ingeniería Electrónica