Design of a compatible usb 3.1 unscrambler and 132b/128b decoder

Simple item page
dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.advisorEsteban Duran, Christian Ricardo
dc.contributor.authorRueda Duarte, Luis Enrique
dc.date.accessioned2024-03-03T22:44:26Z
dc.date.available2016
dc.date.available2024-03-03T22:44:26Z
dc.date.created2016
dc.date.issued2016
dc.description.abstractEste trabajo presenta el diseño totalmente sintetizable en tecnologías CMOS 65nm y 130nm de los módulos 132b/128b decoder y unscrambler de la capa física del estándar USB 3.1, los módulos unscrambler y decoder 132b/128b son diseñados para su futura implementación en la segunda versión de la tarjeta de desarrollo ONCHIP. En este trabajo se muestra el funcionamiento general de la capa física de USB 3.1 comprendiendo la importancia de cada módulo y comprendiendo a totalidad el funcionamiento de los módulos unscrambler y decoder 132b/128b, para comprender el funcionamiento se muestra la lógica, siguiendo del datapath implementado y la máquina de esta-dos que hace cumplir el estándar USB 3.1. El decoder implementado es usado para la alineación de datos y la detección de errores, lógica que es mostrada en el presente trabajo. El módulo uns-crambler usa registros de desplazamiento con retroalimentación lineal (LFSR por sus siglas en ingles) para crear un polinomio de orden 23, además se muestra un patrón para la verificación de este tipo de LFSR y unscrambler total. Finalmente, en el trabajo son reportados los resultados pos-síntesis en 130nm and 65nm con frecuencias para el decoder en caso típico de 1.21GHz y 1.47GHz respectivamente y para el unscrambler frecuencias de 1.27GHz y 1.57GHZ.
dc.description.abstractenglishDesign of a compatible usb 3.1 unscrambler and 132b/128b decoder.
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/35093
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectMicroelectrónica
dc.subjectUsb 3.1
dc.subjectMicrocontrolador
dc.subjectProtocolo
dc.subjectUnscrambler
dc.subjectDecoder
dc.subject132B/128B Decoder.
dc.subject.keywordThis document presents the complete designs of fully synthesized in 65 and 130nm CMOS technology the 132b/128b decoder and unscrambler modules of the USB 3.1 standard physical layer. The unscramble and 132b/128b decoder are designed for their implementation in the second version of ONCHIP development target. This work shows the general functionality of the USB 3.1 standard physical layer
dc.subject.keywordunderstanding the importance of each module and focused in the unscramble and 132b/128b decoder. The work shows de timing logic
dc.subject.keyworddatapath and state machine which manages to meet the USB 3.1 standard. The implemented decoder is used for data aligner and error detection in the block header of transferred data
dc.subject.keywordits logic is shown in the present work. The unscramble module uses linear feedback shift register LFSR to generate an order 23 polynomial
dc.subject.keywordalso
dc.subject.keywordthis work shows a check pattern for LFSR and Unscrambler. Finally
dc.subject.keywordthis work reports the possynthesis results in 130nm and 65nm CMOS technology
dc.subject.keywordthe synthesis is done according parameter of USB 3.1 standard as maxim frequency and clock uncertainty (jitter). The synthesis results show to up frequency for decoder of 1.21GHz 130nm and 1.47GHz in 65nm for typical case and the unscramble 1.27GHz 130nm and 1.57GHz in 65nm for typical case.
dc.titleDesign of a compatible usb 3.1 unscrambler and 132b/128b decoder
dc.title.englishMicroelectronics, Usb 3.1, Microcontroller, Protocol, Unscrambler, Decoder, 132B/128B Decoder.
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
251.99 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
1.09 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
142.54 KB
Format:
Adobe Portable Document Format
Download
Collections
Ingeniería Electrónica