OPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION

dc.contributor.advisorArdila Ochoa, Javier Ferney
dc.contributor.advisorRueda Guerrero, Luis Eduardo
dc.contributor.authorOliveros Sepúlveda, Sergio Sebastián
dc.contributor.authorTarazona Moreno, Andrés Leonardo
dc.contributor.evaluatorBarrero Pérez, Jaime Guillermo
dc.contributor.evaluatorMier Martínez, Javier Enrique
dc.date.accessioned2024-05-22T15:38:16Z
dc.date.available2024-05-22T15:38:16Z
dc.date.created2024-05-22
dc.date.embargoEnd2025-05-22
dc.date.issued2024-05-22
dc.description.abstractEste trabajo presenta una investigación sobre el diseño y optimización de un oscilador de cristal en tecnología CMOS de 28 nm para su implementación en un System-on-Chip (SoC), que está en desarrollo por el grupo de investigación OnChip. Se aborda específicamente el desafío de reducir el tiempo de arranque de este tipo de osciladores, característica crucial en aplicaciones de baja potencia. Debido al alto factor de calidad del cristal utilizado en el oscilador, el tiempo de arranque del circuito suele ser considerablemente largo, típicamente en órdenes de cientos de milisegundos. Este tiempo de arranque prolongado se ve influenciado por la resistencia negativa RN y el ruido interno asociado del oscilador. Para abordar este desafío, el proyecto se enfoca en la implementación exitosa de la técnica de ajuste dinámico de carga (DAL). La técnica DAL aprovecha el reloj generado por el oscilador para lograr un control automático de la capacitancia de carga del circuito. Inicialmente, se establece una capacitancia de valor bajo para aumentar la resistencia RN y, como consecuencia, reducir significativamente el tiempo de arranque del oscilador y la energía requerida para el inicio. Una vez la amplitud de la señal generada es considerada suficiente, la capacitancia se ajusta gradualmente y se establece en un valor mayor, determinado para funcionar indefinidamente. Esta estrategia no solo optimiza el rendimiento del sistema, sino que también promueve una mayor eficiencia energética, lo que tiene importantes implicaciones para el diseño y la implementación de sistemas electrónicos de baja potencia. Los resultados obtenidos incluyen un aumento del 210% en la velocidad del sistema y una reducción del consumo de energía de inicio de un 62.45%, los cuales tienen el potencial de contribuir significativamente en el desarrollo de sistemas electrónicos de baja potencia.
dc.description.abstractenglishThis paper presents research on the design and optimization of a crystal oscillator in 28 nm CMOS technology for implementation in a System-on-Chip (SoC), which is under development by the OnChip research group. It specifically addresses the challenge of reducing the start-up time of this type of oscillator, a crucial feature in low-power applications. Due to the high quality factor of the crystal used in the oscillator, the circuit's start-up time is typically considerably long, usually in the order of hundreds of milliseconds. This prolonged start-up time is influenced by the negative resistance RN and associated internal noise of the oscillator. To address this challenge, the project focuses on the successful implementation of the Dynamic Load Adjustment (DAL) technique. The DAL technique leverages the clock generated by the oscillator to achieve automatic control of the circuit's load capacitance. Initially, a low-value capacitance is set to increase the resistance RN and, consequently, significantly reduce the oscillator's start-up time and the energy required for start-up. Once the amplitude of the generated signal is deemed sufficient, the capacitance is gradually adjusted and set to a higher value, determined to operate indefinitely. This strategy optimizes the system's performance and promotes greater energy efficiency, which has significant implications for the design and implementation of low-power electronic systems. The results obtained include a 210% increase in system speed and a 62.45% reduction in start-up energy consumption, which have the potential to contribute significantly to the development of low-power electronic systems.
dc.description.cvlachttps://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0001909836
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.description.orcidhttps://orcid.org/0000-0003-1842-9158
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/42551
dc.language.isoeng
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingeníerias Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/embargoedAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_f1cf
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAtribución-NoComercial-SinDerivadas 2.5 Colombia (CC BY-NC-ND 2.5 CO)
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectOSCILADOR DE CRISTAL
dc.subjectTIEMPO DE INICIO
dc.subjectDAL
dc.subjectCMOS
dc.subjectSOC
dc.subject.keywordCRYSTAL OSCILLATOR
dc.subject.keywordSTART-UP TIME
dc.subject.keywordDAL
dc.subject.keywordCMOS
dc.subject.keywordSOC
dc.titleOPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION
dc.title.englishOPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION
dc.type.coarhttp://purl.org/coar/resource_type/c_7a1f
dc.type.hasversionhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
Files
Original bundle
Now showing 1 - 4 of 4
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
156.79 KB
Format:
Adobe Portable Document Format
No Thumbnail Available
Name:
Carta de confidencialidad.pdf
Size:
110.1 KB
Format:
Adobe Portable Document Format
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
175.64 KB
Format:
Adobe Portable Document Format
No Thumbnail Available
Name:
Documento.pdf
Size:
8.36 MB
Format:
Adobe Portable Document Format
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
2.18 KB
Format:
Item-specific license agreed to upon submission
Description: