OPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION
dc.contributor.advisor | Ardila Ochoa, Javier Ferney | |
dc.contributor.advisor | Rueda Guerrero, Luis Eduardo | |
dc.contributor.author | Oliveros Sepúlveda, Sergio Sebastián | |
dc.contributor.author | Tarazona Moreno, Andrés Leonardo | |
dc.contributor.evaluator | Barrero Pérez, Jaime Guillermo | |
dc.contributor.evaluator | Mier Martínez, Javier Enrique | |
dc.date.accessioned | 2024-05-22T15:38:16Z | |
dc.date.available | 2024-05-22T15:38:16Z | |
dc.date.created | 2024-05-22 | |
dc.date.embargoEnd | 2025-05-22 | |
dc.date.issued | 2024-05-22 | |
dc.description.abstract | Este trabajo presenta una investigación sobre el diseño y optimización de un oscilador de cristal en tecnología CMOS de 28 nm para su implementación en un System-on-Chip (SoC), que está en desarrollo por el grupo de investigación OnChip. Se aborda específicamente el desafío de reducir el tiempo de arranque de este tipo de osciladores, característica crucial en aplicaciones de baja potencia. Debido al alto factor de calidad del cristal utilizado en el oscilador, el tiempo de arranque del circuito suele ser considerablemente largo, típicamente en órdenes de cientos de milisegundos. Este tiempo de arranque prolongado se ve influenciado por la resistencia negativa RN y el ruido interno asociado del oscilador. Para abordar este desafío, el proyecto se enfoca en la implementación exitosa de la técnica de ajuste dinámico de carga (DAL). La técnica DAL aprovecha el reloj generado por el oscilador para lograr un control automático de la capacitancia de carga del circuito. Inicialmente, se establece una capacitancia de valor bajo para aumentar la resistencia RN y, como consecuencia, reducir significativamente el tiempo de arranque del oscilador y la energía requerida para el inicio. Una vez la amplitud de la señal generada es considerada suficiente, la capacitancia se ajusta gradualmente y se establece en un valor mayor, determinado para funcionar indefinidamente. Esta estrategia no solo optimiza el rendimiento del sistema, sino que también promueve una mayor eficiencia energética, lo que tiene importantes implicaciones para el diseño y la implementación de sistemas electrónicos de baja potencia. Los resultados obtenidos incluyen un aumento del 210% en la velocidad del sistema y una reducción del consumo de energía de inicio de un 62.45%, los cuales tienen el potencial de contribuir significativamente en el desarrollo de sistemas electrónicos de baja potencia. | |
dc.description.abstractenglish | This paper presents research on the design and optimization of a crystal oscillator in 28 nm CMOS technology for implementation in a System-on-Chip (SoC), which is under development by the OnChip research group. It specifically addresses the challenge of reducing the start-up time of this type of oscillator, a crucial feature in low-power applications. Due to the high quality factor of the crystal used in the oscillator, the circuit's start-up time is typically considerably long, usually in the order of hundreds of milliseconds. This prolonged start-up time is influenced by the negative resistance RN and associated internal noise of the oscillator. To address this challenge, the project focuses on the successful implementation of the Dynamic Load Adjustment (DAL) technique. The DAL technique leverages the clock generated by the oscillator to achieve automatic control of the circuit's load capacitance. Initially, a low-value capacitance is set to increase the resistance RN and, consequently, significantly reduce the oscillator's start-up time and the energy required for start-up. Once the amplitude of the generated signal is deemed sufficient, the capacitance is gradually adjusted and set to a higher value, determined to operate indefinitely. This strategy optimizes the system's performance and promotes greater energy efficiency, which has significant implications for the design and implementation of low-power electronic systems. The results obtained include a 210% increase in system speed and a 62.45% reduction in start-up energy consumption, which have the potential to contribute significantly to the development of low-power electronic systems. | |
dc.description.cvlac | https://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0001909836 | |
dc.description.degreelevel | Pregrado | |
dc.description.degreename | Ingeniero Electrónico | |
dc.description.orcid | https://orcid.org/0000-0003-1842-9158 | |
dc.format.mimetype | application/pdf | |
dc.identifier.instname | Universidad Industrial de Santander | |
dc.identifier.reponame | Universidad Industrial de Santander | |
dc.identifier.repourl | https://noesis.uis.edu.co | |
dc.identifier.uri | https://noesis.uis.edu.co/handle/20.500.14071/42551 | |
dc.language.iso | eng | |
dc.publisher | Universidad Industrial de Santander | |
dc.publisher.faculty | Facultad de Ingeníerias Fisicomecánicas | |
dc.publisher.program | Ingeniería Electrónica | |
dc.publisher.school | Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones | |
dc.rights | info:eu-repo/semantics/embargoedAccess | |
dc.rights.accessrights | info:eu-repo/semantics/openAccess | |
dc.rights.coar | http://purl.org/coar/access_right/c_f1cf | |
dc.rights.creativecommons | Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) | |
dc.rights.license | Atribución-NoComercial-SinDerivadas 2.5 Colombia (CC BY-NC-ND 2.5 CO) | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | |
dc.subject | OSCILADOR DE CRISTAL | |
dc.subject | TIEMPO DE INICIO | |
dc.subject | DAL | |
dc.subject | CMOS | |
dc.subject | SOC | |
dc.subject.keyword | CRYSTAL OSCILLATOR | |
dc.subject.keyword | START-UP TIME | |
dc.subject.keyword | DAL | |
dc.subject.keyword | CMOS | |
dc.subject.keyword | SOC | |
dc.title | OPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION | |
dc.title.english | OPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION | |
dc.type.coar | http://purl.org/coar/resource_type/c_7a1f | |
dc.type.hasversion | http://purl.org/coar/version/c_b1a7d7d4d402bcce | |
dc.type.local | Tesis/Trabajo de grado - Monografía - Pregrado |
Files
Original bundle
1 - 4 of 4
No Thumbnail Available
- Name:
- Carta de autorización.pdf
- Size:
- 156.79 KB
- Format:
- Adobe Portable Document Format
No Thumbnail Available
- Name:
- Carta de confidencialidad.pdf
- Size:
- 110.1 KB
- Format:
- Adobe Portable Document Format
No Thumbnail Available
- Name:
- Nota de proyecto.pdf
- Size:
- 175.64 KB
- Format:
- Adobe Portable Document Format
License bundle
1 - 1 of 1
No Thumbnail Available
- Name:
- license.txt
- Size:
- 2.18 KB
- Format:
- Item-specific license agreed to upon submission
- Description: