Diseño e implementación, sobre un fpga de un sistema reconfigurable dinámicamente instalado como un nodo de un clúster
dc.contributor.advisor | Ramírez Silva, Ana Beatriz | |
dc.contributor.advisor | Agudelo Zambrano, William Mauricio | |
dc.contributor.author | Salamanca Becerra, William Alexander | |
dc.date.accessioned | 2024-03-03T18:42:00Z | |
dc.date.available | 2011 | |
dc.date.available | 2024-03-03T18:42:00Z | |
dc.date.created | 2011 | |
dc.date.issued | 2011 | |
dc.description.abstract | La tecnología de fabricación de circuitos integrados mejora día a día, y esto se ve reflejado en la capacidad de cómputo de las plataformas basadas en procesadores de propósito general (PPG). Así mismo, este avance favorece otros circuitos digitales como los Field Programmable Gate Arrays (FPGAs) y los hace competitivos como dispositivos de cómputo. Su desempeño ha sido evidenciado en aplicaciones donde son empleados para implementar procesadores de propósito específico (PPE) y logran acelerar procesos de cómputo hasta 1700 veces respecto a PPG. La Computación Reconfigurable de Alto Rendimiento (HPRC) propone un nuevo paradigma de computación basada en la combinación de FPGAs y PPG con muy buenas expectativas debido a que la rata de crecimiento de la capacidad de cómputo de los FPGAs es muy superior a la que han tenido los PPGs. Teniendo en cuenta esto, empresas como el Instituto Colombiano de Petróleo (ICP), se han interesado en el tema y han apoyado investigaciones que permitan finalmente llevar a cabo sus algoritmos de procesamiento de datos en un menor tiempo. El presente proyecto de maestría realizó un avance significativo hacia la construcción de una plataforma económica de HPRC, implementando un cluster heterogéneo compuesto por PPG y FPGAs. Adicionalmente se implementó un mecanismo que permite reconfigurar parcialmente los recursos lógicos del FPGA lanzando una aplicación desde el sistema operativo instalado en el FPGA o desde el cluster mediante MPl o PVM. De esta forma, se pudo medir el tiempo de reconfiguración de los recursos lógicos y así establecer las carac- terísticas de las aplicaciones que se verían favorecidas al ser implementadas sobre este tipo de plataformas. | |
dc.description.abstractenglish | The integrated circuit fabrication technology is improving with time and it can be observed in the performance of the latest computing platforms based on General Purpose Processors (PPG). Furthermore, it provides new benefits to other digital circuits such as Field Programmable Gate Arrays (FPGAs) making them more competitive as computing devices. FPGAs have been used in applications where Specific Purpose Processors (PPE) can be implemented and it has been demonstrated that they can reach accelerations up to 1700 times compared to PPG. High Performance Reconfigurable Computing (HPRC) propose a new paradigm in computation based on the combination of FPGAs and PPGs with high expectations due to the computing performance growth rate of the FPGAs has been greater than PPGs. Bearing in mind this, companies, as the Colombian Petroleum Institute (ICP), are interested in this topic and they have supported investigations in HPRC that can execute their algorithms for data processing in less time. This master thesis makes a significant progress to the construction of an inexpensive HPRC platform. In this work the implementation of a heterogeneous cluster with PPGs and FPGAs is proposed. In addition, a method to partially reconfigure the FPGA’s logic resources is implemented by deploying an application from the FPGA’s operating system or from the cluster through MPI or PVM. Finally, the logic resources reconfiguration time was measured in the proposed heterogeneous cluster and characteristics of the applications that can be beneficed with the implementation in this type of computing platform were established. | |
dc.description.degreelevel | Maestría | |
dc.description.degreename | Magíster en Ingeniería Electrónica | |
dc.format.mimetype | application/pdf | |
dc.identifier.instname | Universidad Industrial de Santander | |
dc.identifier.reponame | Universidad Industrial de Santander | |
dc.identifier.repourl | https://noesis.uis.edu.co | |
dc.identifier.uri | https://noesis.uis.edu.co/handle/20.500.14071/25460 | |
dc.language.iso | spa | |
dc.publisher | Universidad Industrial de Santander | |
dc.publisher.faculty | Facultad de Ingenierías Fisicomecánicas | |
dc.publisher.program | Maestría en Ingeniería Electrónica | |
dc.publisher.school | Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones | |
dc.rights | http://creativecommons.org/licenses/by/4.0/ | |
dc.rights.accessrights | info:eu-repo/semantics/openAccess | |
dc.rights.creativecommons | Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) | |
dc.rights.license | Attribution-NonCommercial 4.0 International (CC BY-NC 4.0) | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc/4.0 | |
dc.subject | FPGA | |
dc.subject | HPRC | |
dc.subject | Computación Reconfigurable | |
dc.subject | HPC. | |
dc.subject.keyword | FPGA | |
dc.subject.keyword | HPRC | |
dc.subject.keyword | Reconfigurable Computing | |
dc.subject.keyword | HPC. | |
dc.title | Diseño e implementación, sobre un fpga de un sistema reconfigurable dinámicamente instalado como un nodo de un clúster | |
dc.title.english | Design and implementation, over an fpga, of a dynamically reconfigurable system installed as a node cluster. | |
dc.type.coar | http://purl.org/coar/version/c_b1a7d7d4d402bcce | |
dc.type.hasversion | http://purl.org/coar/resource_type/c_bdcc | |
dc.type.local | Tesis/Trabajo de grado - Monografía - Maestria |
Files
Original bundle
1 - 3 of 3
No Thumbnail Available
- Name:
- Carta de autorización.pdf
- Size:
- 314.9 KB
- Format:
- Adobe Portable Document Format
No Thumbnail Available
- Name:
- Nota de proyecto.pdf
- Size:
- 477.21 KB
- Format:
- Adobe Portable Document Format