An embedded test platform for system-on-a-chip interfaces

Simple item page
dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.advisorDuran Blanco, Ckristian Ricardo Esteban
dc.contributor.authorRamirez Vera, Wilmer Daniel
dc.date.accessioned2023-04-06T20:21:21Z
dc.date.available2023
dc.date.available2023-04-06T20:21:21Z
dc.date.created2019
dc.date.issued2019
dc.description.abstractLos sistemas de depuracion para sistemas en chip ( ´ SoC por sus siglas en ingles) deben ofrecer capacidad de control de ejecuci ´ on y visibilidad de comple- ´ jos SoCs con el fin de detectar y/o analizar errores y encontrar posibles mejoras de diseno. La ausencia de estos sistemas puede conducir a una p ˜ erdida de ´ tiempo y dinero debido a fallas que no se pueden detectar o corregir. Entonces, la necesidad de un sistema que permita realizar pruebas en silicio crece junto con la complejidad actual de los SoC. Este trabajo presenta una plataforma de depuracion escalable y reutilizable para pruebas posteriores al silicio. La plataforma ´ esta compuesta por un m ´ odulo de depuraci ´ on comunicado a trav ´ es de JTAG, y ´ un monitor de bus. Las caracter´ısticas relevantes son el control del procesador, operacion del bus del sistema, y el monitoreo no intrusivo de las operaciones ´ en el SoC. Un filtrado flexible permite seleccionar transferencias de interes o re- ´ alizar un monitoreo general del SoC. Los datos capturados se pueden analizar mediante contadores de rendimiento que verifican las transferencias ejecutadas y finalizadas, calculando su latencia para detectar puntos muertos en el sistema
dc.description.abstractenglishPost-silicon debugging systems must offer run-control capability and visibility on complex systems-on-a-chip (SoC) in order to detect/analyze errors and find possible design enhancements. The absence of these systems can lead to waste of time and money due to failures that can not be detected or corrected. Then, the need for a system that allows testing on silicon grows along with the current complexity of SoCs. This work presents a scalable and reusable debugging platform for post-silicon testing. The platform is composed of a debug module with JTAG communication and a bus monitor. Relevant features are core control, system bus operation, and non-intrusive monitoring. A flexible filtering allows selecting transfers of interest or performing general monitoring of the SoC. Captured data can be analyzed by performance counters that check executed and finished transfers, calculating their latency to detect deadlocks in the system. The debugging platform has been implemented as part of an SoC with a 32-bit RISC-V based core and multiple peripherals. In addition, this work presents a software interface to perform the different operations of the platform.
dc.description.degreelevelMaestría
dc.description.degreenameMagíster en Ingeniería de Telecomunicaciones 
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/14015
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programMaestría en Ingeniería de Telecomunicaciones
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectDepuracion
dc.subjectSistemas En Chip
dc.subjectPruebas Post Silicio.
dc.subject.keywordDebug
dc.subject.keywordSystem-On-A-Chip
dc.subject.keywordPost-Silicon Testing
dc.titleAn embedded test platform for system-on-a-chip interfaces
dc.title.englishAn embedded test platform for system-on-a-chip interfaces
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_bdcc
dc.type.localTesis/Trabajo de grado - Monografía - Maestría
dspace.entity.type
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
264.51 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
24.41 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
1.02 MB
Format:
Adobe Portable Document Format
Download
Collections
Maestría en Ingeniería de Telecomunicaciones