Ingeniería Electrónica
Permanent URI for this collection
Browse
Browsing Ingeniería Electrónica by browse.metadata.evaluator "Amaya Palacio, Jose Alejandro"
Now showing 1 - 2 of 2
Results Per Page
Sort Options
Item Diseño de bloques para una etiqueta RFID integrada en un nodo tecnológico de acceso libre(Universidad Industrial de Santander, 2023-05-24) Sanabria Calderón, Antony Brayan; Camacho Mercado, Karla Julieth; Moya Baquero, Juan Sebastián; Aguilera Bermúdez, Ernesto; Acevedo Cardenas, Efren Dario; Amaya Palacio, Jose AlejandroEste documento presenta el diseño de una etiqueta RFID pasiva totalmente integrada en un nodo tecnológico de acceso abierto de 130 nm utilizando el kit de diseño de procesos (PDK) de SkyWater130. La etiqueta RFID se diseñó en un área de 10 mm^2. La etiqueta RFID incluye un rectificador de onda completa y un limitador de tensión para alimentar los bloques internos, que incluyen un sensor de temperatura (cuyo funcionamiento está entre 0 °C y 100 °C), un oscilador de anillo y un interruptor para la modulación de la carga. La etiqueta se alimenta únicamente de la señal de radiofrecuencia recibida del lector, lo que elimina la necesidad de una fuente de alimentación externa. Además, se utilizó modulación FSK para transmitir la información al lector. La etiqueta RFID incluye una bobina que se modeló en el software CST Studio Suite. Mediante simulaciones se extrajo el modelo RLC junto con otros parámetros de la antena como S11 y Z. La frecuencia de funcionamiento central de la bobina, y por tanto de la etiqueta RFID, es de 922 MHz, que corresponde a la frecuencia media dentro del rango proporcionado por la ANE para aplicaciones RFID. El inductor tiene un factor de calidad de 31.55. Además, en el proceso de diseño se utilizaron herramientas Open-Source compatibles con el flujo de diseño analógico de SkyWater, tales como: Xschem, Ngspice, Netgen y Magic. A través de algunas de estas herramientas se realizaron simulaciones para comprobar el funcionamiento de los bloques a nivel de esquemático y post-layout.Item TÉCNICAS DE REDUCCIÓN DE POTENCIA PARA MODULADORES DELTA-SIGMA DE BAJO VOLTAJE(Universidad Industrial de Santander, 2023-05-30) Mantilla Rios, Alex Julián; Gómez Serrano, Daniel Fernando; Rueda Guerrero, Luis Eduardo; Rueda Gómez, Sergio Andrés; Amaya Palacio, Jose AlejandroUtilizando un modelado de comportamiento basado en Matlab, se implementan dos moduladores $\Delta\Sigma$ que emplean la arquitectura clásica de realimentación, un modulador de 2º orden y un modulador de 3er orden, utilizando un nodo tecnológico CMOS TSMC 180nm. Este trabajo presenta el resumen de todo el flujo de diseño de un modulador $\Delta\Sigma$ aplicando técnicas de reducción de potencia, implementando integradores de condensadores conmutados basados en inversores y reduciendo la tensión de alimentación hasta $0,9V$ ($< |V_{THP}| + V_{THN}$). Estos moduladores presentan un pico $SNDR$ de $76dB@922mV$ Diff y $90dB@718mV$ Diff para el 2º y 3er orden respectivamente, con un Rango dinámico de entrada de $53dB$ y $71dB$.