Diseño de un comparador integrado en tecnología cmos

Abstract

La necesidad de conversores de datos que soporten la creciente frecuenciade operación de los sistemas digitales, manteniendo un consumo de potencia mínimo, obliga a un estudio riguroso de los bloques fundamentales que componen un conversor. Comoconsecuencia, en este proyecto se aborda el diseño de un comparador de alta velocidad ybajo consumo de potencia para aplicaciones en conversores analógico-digital de arquitecturapipeline. En este documento inicialmente se analizan las principales especificaciones del comparador y su influencia en el funcionamiento del conversor. Luego, se revisan algunas de lasarquitecturas presentes en el estado del arte, de las cuales se hace un estudio en detalle dedos topologías seleccionadas junto a una modificación propuesta para intentar mejorar eldesempeño reduciendo la capacitancia en el nodo de salida. La comparación de la figura de mérito, definida por la relación potencia-velocidad de cadaopología, permite concluir cuál es más adecuada para un conversor, como el pipeline que utiliza bastantes comparadores. Dicho contraste se realiza aplicando una estrategia de diseño queutiliza la programación geométrica como herramienta de optimización para diseñar el circuito,ouscando minimizar el consumo de potencia para determinada frecuencia de comparación. Los resultados obtenidos se validan por medio de simulaciones transitorias y análisis Monte Carlo, teniendo en cuenta los modelos de transistor BSIM3V3 y los parámetros de ajuste matching), propios del proceso de fabricación AMS C35B4C3.