Diseño de un sintetizador de frecuencia para un transceiver integrado en tecnología cmos

Abstract

Los Lazos de Control de Fase (P.L.Ls) han sido ampliamente usados en aplicaciones tales como recuperación de reloj, demodulación FM y síntesis de frecuencia. En este trabajo, un PLL N-fraccionariocon modulador Sigma-Delta es diseñado para sintetizar la señal portadora en un transceiver CMOS inalámbrico, el cual opera en los estándares de comunicación GSM y Bluetooth. La metodología de diseño empleada traslada las especificaciones de ruido, tiempo de establecimientoy estabilidad del PLL a un espacio bidimensional, donde las dos variables representan la ubicación delos polos de lazo cerrado. De esta forma el problema se reduce a seleccionar esas dos variables medianteun método gráfico. Se ha deducido matemáticamente expresiones para cada uno de los límites (ruido, tiempo de establecimiento y estabilidad). Se utilizó una configuración típica para el detector de fase-frecuencia (PFD) que incluye flip- flopsde lógica dinámica. No obstante, se adicionó un circuito que duplica el rango de detección de fase. Eldetector de rango extendido permite atacar el problema de cycles slip en la respuesta transitoria, sin alterar las características de estabilidad del PLL.