Logotipo del repositorio

Publicación:
Estudio de las propiedades eléctricas de transistores nonometricos de capa delgada basados en la tecnología "son"

dc.contributor.advisorMonfray, Stephane
dc.contributor.advisorGaci, Azzedine
dc.contributor.authorQuiroga Pineda, Andrés Leonidas
dc.date.accessioned2024-03-03T17:31:11Z
dc.date.available2009
dc.date.available2024-03-03T17:31:11Z
dc.date.created2009
dc.date.issued2009
dc.description.abstractEl procedimiento LSOI (Localised Silicon On Insulator) es un innovador enfoque de bajo costo, dedicado a los dispositivos de baja potencia; este procedimiento esta basado en la tecnología SON (Silicon On Nothing), donde la capa de aislante típica (SiO2) de los transistores SOI puede ser remplazada por diferentes tipos de aislante. En el presente informe se muestra el estudio hecho de las propiedades eléctricas de los transistores LSOI, la variación de estas propiedades en relación a la longitud de compuerta (Gate), de los diferentes espesores, de las capas bajo la compuerta (óxido de compuerta, canal, aislante, sustrato) y la densidad de estados de interfase entre cada material. Con el fin de facilitar el cálculo de los parámetros analizados se desarrollaron aplicaciones informáticas específicas en VBA (Visual Basic for Applications). El modelo establecido (Lime&Fosum) se estudio y se comprobó experimentalmente, se pudo concluir que los dispositivos LSOI tienen un fuerte valor de coeficiente de acoplamiento, lo que permite controlar de manera eficiente la corriente de fuga (Ioff). A través de las medidas experimentales y los resultados obtenidos hemos comprobado que es más grande la variación en el valor del coeficiente de acoplamiento cuando se trabaja con espesores más pequeños.
dc.description.abstractenglishThis report refers to work completed during my internship with STMicroelectronics at CEA (French Atomic Energy Agency), France from Mars 19th,2007 until September 14th, 2007. At CEA I worked at the Leti-MINATEC laboratory one of Europe's principal centre in Micro and Nano-technologies. The work was located at the Nanotechnologies Department at the Nanoelectronic Devices Laboratory. My work consisted to study the electric properties of the Localized SOI transistors and their variations according to the length of gate, the different films- thicknesses under the gate (oxidegate, channel, box, substrate) and the interface state density. Therefore, I analyzed the coupling phenomenon between the silicon conduction channel and the substrate by taking analytical models established and the experimental results obtained during the electrical measurements on several chips into different silicon wafers. In order to facilitate the parameters calculation with the established analytical models, and the experimental data processing I worked with VBA (Visual BASIC for Applications) Excel. Some of the results of this study were used for elaborate an article on LSOI transistors presented at the International Electron Devices Meeting (IEDM): fiLocalized SOI technology: an innovative Low Cost self-aligned process for Ultra Thin Si-film on thin BOX integration for Low Power applications fi [Monfray 07].
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/22179
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectTransistor MOSFET
dc.subjectEfecto cuerpo
dc.subjectPendiente de umbral
dc.subjectSON
dc.subjectLSOI
dc.subjecttensión de umbral
dc.subjectespesor de capa
dc.subjectlongitud de canal
dc.subjectBOX
dc.subjectoxido de compuerta
dc.subjectmodelo de interfase
dc.subjecttensión del substrato.
dc.subject.keywordMOSFET transistor
dc.subject.keywordBody factor
dc.subject.keywordSubthreshold swing
dc.subject.keywordSON
dc.subject.keywordLSOI
dc.subject.keywordthreshold voltage
dc.subject.keywordthickness film
dc.subject.keywordgate length channel
dc.subject.keywordBOX
dc.subject.keywordoxide substrate
dc.subject.keywordinterface model
dc.subject.keywordsubstrate voltage.
dc.titleEstudio de las propiedades eléctricas de transistores nonometricos de capa delgada basados en la tecnología "son"
dc.title.englishStudy of the electrical properties of thin-film nanometric transistors based on silicon on nothing technology.
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
dspace.entity.typePublication

Archivos

Bloque original

Mostrando 1 - 3 de 3
Cargando...
Miniatura
Nombre:
Carta de autorización.pdf
Tamaño:
252.92 KB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Documento.pdf
Tamaño:
1.17 MB
Formato:
Adobe Portable Document Format
Cargando...
Miniatura
Nombre:
Nota de proyecto.pdf
Tamaño:
84.71 KB
Formato:
Adobe Portable Document Format

VIGILADA MINEDUCACIÓN

Ordenanza No. 83 de 1.944 (junio 22)

Carácter académico: Universidad

Notificaciones judiciales: notjudiciales@uis.edu.co 

.

Código SNIES: 1204   Nit: 890.201.213-4

Línea Anticorrupción:  +57 (601) 562 9300 EXT: 3633

Línea transparente: +57 (607) 630 3031