Publicación: Estudio de las propiedades eléctricas de transistores nonometricos de capa delgada basados en la tecnología "son"
| dc.contributor.advisor | Monfray, Stephane | |
| dc.contributor.advisor | Gaci, Azzedine | |
| dc.contributor.author | Quiroga Pineda, Andrés Leonidas | |
| dc.date.accessioned | 2024-03-03T17:31:11Z | |
| dc.date.available | 2009 | |
| dc.date.available | 2024-03-03T17:31:11Z | |
| dc.date.created | 2009 | |
| dc.date.issued | 2009 | |
| dc.description.abstract | El procedimiento LSOI (Localised Silicon On Insulator) es un innovador enfoque de bajo costo, dedicado a los dispositivos de baja potencia; este procedimiento esta basado en la tecnología SON (Silicon On Nothing), donde la capa de aislante típica (SiO2) de los transistores SOI puede ser remplazada por diferentes tipos de aislante. En el presente informe se muestra el estudio hecho de las propiedades eléctricas de los transistores LSOI, la variación de estas propiedades en relación a la longitud de compuerta (Gate), de los diferentes espesores, de las capas bajo la compuerta (óxido de compuerta, canal, aislante, sustrato) y la densidad de estados de interfase entre cada material. Con el fin de facilitar el cálculo de los parámetros analizados se desarrollaron aplicaciones informáticas específicas en VBA (Visual Basic for Applications). El modelo establecido (Lime&Fosum) se estudio y se comprobó experimentalmente, se pudo concluir que los dispositivos LSOI tienen un fuerte valor de coeficiente de acoplamiento, lo que permite controlar de manera eficiente la corriente de fuga (Ioff). A través de las medidas experimentales y los resultados obtenidos hemos comprobado que es más grande la variación en el valor del coeficiente de acoplamiento cuando se trabaja con espesores más pequeños. | |
| dc.description.abstractenglish | This report refers to work completed during my internship with STMicroelectronics at CEA (French Atomic Energy Agency), France from Mars 19th,2007 until September 14th, 2007. At CEA I worked at the Leti-MINATEC laboratory one of Europe's principal centre in Micro and Nano-technologies. The work was located at the Nanotechnologies Department at the Nanoelectronic Devices Laboratory. My work consisted to study the electric properties of the Localized SOI transistors and their variations according to the length of gate, the different films- thicknesses under the gate (oxidegate, channel, box, substrate) and the interface state density. Therefore, I analyzed the coupling phenomenon between the silicon conduction channel and the substrate by taking analytical models established and the experimental results obtained during the electrical measurements on several chips into different silicon wafers. In order to facilitate the parameters calculation with the established analytical models, and the experimental data processing I worked with VBA (Visual BASIC for Applications) Excel. Some of the results of this study were used for elaborate an article on LSOI transistors presented at the International Electron Devices Meeting (IEDM): fiLocalized SOI technology: an innovative Low Cost self-aligned process for Ultra Thin Si-film on thin BOX integration for Low Power applications fi [Monfray 07]. | |
| dc.description.degreelevel | Pregrado | |
| dc.description.degreename | Ingeniero Electrónico | |
| dc.format.mimetype | application/pdf | |
| dc.identifier.instname | Universidad Industrial de Santander | |
| dc.identifier.reponame | Universidad Industrial de Santander | |
| dc.identifier.repourl | https://noesis.uis.edu.co | |
| dc.identifier.uri | https://noesis.uis.edu.co/handle/20.500.14071/22179 | |
| dc.language.iso | spa | |
| dc.publisher | Universidad Industrial de Santander | |
| dc.publisher.faculty | Facultad de Ingenierías Fisicomecánicas | |
| dc.publisher.program | Ingeniería Electrónica | |
| dc.publisher.school | Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones | |
| dc.rights | http://creativecommons.org/licenses/by/4.0/ | |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | |
| dc.rights.creativecommons | Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) | |
| dc.rights.license | Attribution-NonCommercial 4.0 International (CC BY-NC 4.0) | |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc/4.0 | |
| dc.subject | Transistor MOSFET | |
| dc.subject | Efecto cuerpo | |
| dc.subject | Pendiente de umbral | |
| dc.subject | SON | |
| dc.subject | LSOI | |
| dc.subject | tensión de umbral | |
| dc.subject | espesor de capa | |
| dc.subject | longitud de canal | |
| dc.subject | BOX | |
| dc.subject | oxido de compuerta | |
| dc.subject | modelo de interfase | |
| dc.subject | tensión del substrato. | |
| dc.subject.keyword | MOSFET transistor | |
| dc.subject.keyword | Body factor | |
| dc.subject.keyword | Subthreshold swing | |
| dc.subject.keyword | SON | |
| dc.subject.keyword | LSOI | |
| dc.subject.keyword | threshold voltage | |
| dc.subject.keyword | thickness film | |
| dc.subject.keyword | gate length channel | |
| dc.subject.keyword | BOX | |
| dc.subject.keyword | oxide substrate | |
| dc.subject.keyword | interface model | |
| dc.subject.keyword | substrate voltage. | |
| dc.title | Estudio de las propiedades eléctricas de transistores nonometricos de capa delgada basados en la tecnología "son" | |
| dc.title.english | Study of the electrical properties of thin-film nanometric transistors based on silicon on nothing technology. | |
| dc.type.coar | http://purl.org/coar/version/c_b1a7d7d4d402bcce | |
| dc.type.hasversion | http://purl.org/coar/resource_type/c_7a1f | |
| dc.type.local | Tesis/Trabajo de grado - Monografía - Pregrado | |
| dspace.entity.type | Publication |
Archivos
Bloque original
1 - 3 de 3
Cargando...
- Nombre:
- Carta de autorización.pdf
- Tamaño:
- 252.92 KB
- Formato:
- Adobe Portable Document Format
Cargando...
- Nombre:
- Nota de proyecto.pdf
- Tamaño:
- 84.71 KB
- Formato:
- Adobe Portable Document Format
