Publicación:

OPTIMIZATION OF A CRYSTAL OSCILLATOR DESIGN FOR A 28 NM SOC IMPLEMENTING START-UP TIME REDUCTION

Resumen

Este trabajo presenta una investigación sobre el diseño y optimización de un oscilador de cristal en tecnología CMOS de 28 nm para su implementación en un System-on-Chip (SoC), que está en desarrollo por el grupo de investigación OnChip. Se aborda específicamente el desafío de reducir el tiempo de arranque de este tipo de osciladores, característica crucial en aplicaciones de baja potencia. Debido al alto factor de calidad del cristal utilizado en el oscilador, el tiempo de arranque del circuito suele ser considerablemente largo, típicamente en órdenes de cientos de milisegundos. Este tiempo de arranque prolongado se ve influenciado por la resistencia negativa RN y el ruido interno asociado del oscilador. Para abordar este desafío, el proyecto se enfoca en la implementación exitosa de la técnica de ajuste dinámico de carga (DAL). La técnica DAL aprovecha el reloj generado por el oscilador para lograr un control automático de la capacitancia de carga del circuito. Inicialmente, se establece una capacitancia de valor bajo para aumentar la resistencia RN y, como consecuencia, reducir significativamente el tiempo de arranque del oscilador y la energía requerida para el inicio. Una vez la amplitud de la señal generada es considerada suficiente, la capacitancia se ajusta gradualmente y se establece en un valor mayor, determinado para funcionar indefinidamente. Esta estrategia no solo optimiza el rendimiento del sistema, sino que también promueve una mayor eficiencia energética, lo que tiene importantes implicaciones para el diseño y la implementación de sistemas electrónicos de baja potencia. Los resultados obtenidos incluyen un aumento del 210% en la velocidad del sistema y una reducción del consumo de energía de inicio de un 62.45%, los cuales tienen el potencial de contribuir significativamente en el desarrollo de sistemas electrónicos de baja potencia.