Design of Energy-Efficient Voltage Comparators for a System-on-Chip Using a CMOS Technology Node of 28nm

Barrios Rueda, Daniel Felipe; Matajira Ortiz, Nestor Ivan

Design of Energy-Efficient Voltage Comparators for a System-on-Chip Using a CMOS Technology Node of 28nm

dc.contributor.advisor	Ardila Ochoa, Javier Ferney
dc.contributor.advisor	Rueda Guerrero, Luis Eduardo
dc.contributor.author	Barrios Rueda, Daniel Felipe
dc.contributor.author	Matajira Ortiz, Nestor Ivan
dc.contributor.evaluator	Dovale Vargas, Luisa Fernanda
dc.contributor.evaluator	Cortés Hernández, Lizeth Dayane
dc.date.accessioned	2024-05-16T13:11:02Z
dc.date.available	2024-05-16T13:11:02Z
dc.date.created	2024-05-15
dc.date.issued	2024-05-15
dc.description.abstract	En respuesta a los recientes avances tecnológicos que exigen sistemas en chip (SoC) más pequeños y rápidos para cumplir con las necesidades computacionales, minimizando el consumo energético, el grupo de investigación en microelectrónica OnChip tomó la iniciativa de desarrollar un nuevo microcontrolador de baja potencia utilizando una tecnología CMOS de 28 nm, dentro del cual, uno de los bloques es el centro de este proyecto, el cual se basa en diseñar dos comparadores energéticamente eficientes: un comparador estático (tiempo continuo) y un comparador dinámico (con reloj). Diferentes retos surgen durante el diseño debido a las restricciones en el consumo de corriente, el tiempo de respuesta y el offset referido a la entrada. De la misma forma, la tecnología de 28nm también presenta un conjunto de retos que implican pronunciadas variaciones e inconsistencias en el rendimiento de los dispositivos después de la fabricación, causado por las reducidas dimensiones físicas, como lo son, la corriente de fuga (leakage), desigualdades entre transistores, y elementos parásitos. Este trabajo detalla el funcionamiento de los comparadores y las decisiones de diseño consideradas para entender el diseño final, el cual es presentado como esquemático y layout. Por último, este diseño se valida mediante simulación, que incluye extremos estadísticos de proceso, tensión y temperatura (PVT), así como variaciones de Monte Carlo de parámetros y la extracción de efectos parásitos (resistencias y capacitancias) post-layout.
dc.description.abstractenglish	In response to the recent technological advancements that necessitate smaller and faster systems-on chip (SoC) to meet computational power demands while minimizing power consumption, the microelectronics research group OnChip has taken a proactive approach by developing a new low-power microcontroller using a 28nm CMOS technology node, inside of which, one of the blocks in this is the focus of this work, which involves designing two energy-efficient voltage comparators: a static (continuous time) comparator and a dynamic (clocked) comparator. Different challenges arise in the design due to restrictions on current consumption, time delay, and input referred offset. The 28nm technology also presents another set of challenges involving pronounced variations and inconsistencies in device performance after fabrication caused by the smaller physical dimensions, such as current leakage, mismatches, and parasitics. Furthermore, the research involves conducting additional measurements to characterize the comparators, including the input common-mode range (ICMR), input referred noise, slew rate, and other relevant parameters. This work contains the comparator’s functioning and the design decisions made to comprehend the final design, presented in schematic and layout forms. Finally, the design undergoes validation through simulation, encompassing statistical corners of process, voltage, and temperature (PVT), as well as Monte Carlo variation of parameters and post-layout parasitic (resistances and capacitances) extraction.
dc.description.degreelevel	Pregrado
dc.description.degreename	Ingeniero Electrónico
dc.format.mimetype	application/pdf
dc.identifier.instname	Universidad Industrial de Santander
dc.identifier.reponame	Universidad Industrial de Santander
dc.identifier.repourl	https://noesis.uis.edu.co
dc.identifier.uri	https://noesis.uis.edu.co/handle/20.500.14071/42390
dc.language.iso	eng
dc.publisher	Universidad Industrial de Santander
dc.publisher.faculty	Facultad de Ingeníerias Fisicomecánicas
dc.publisher.program	Ingeniería Electrónica
dc.publisher.school	Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rights	info:eu-repo/semantics/openAccess
dc.rights.accessrights	info:eu-repo/semantics/openAccess
dc.rights.coar	http://purl.org/coar/access_right/c_abf2
dc.rights.creativecommons	Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.license	Atribución-NoComercial-SinDerivadas 2.5 Colombia (CC BY-NC-ND 2.5 CO)
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subject	Comparadores
dc.subject	Offset
dc.subject	Latch
dc.subject	Histeresis
dc.subject	Efectos de Retroalimentación
dc.subject.keyword	Comparators
dc.subject.keyword	Offset
dc.subject.keyword	Latch
dc.subject.keyword	Hysteresis
dc.subject.keyword	Feedback Effects
dc.title	Design of Energy-Efficient Voltage Comparators for a System-on-Chip Using a CMOS Technology Node of 28nm
dc.type.coar	http://purl.org/coar/resource_type/c_7a1f
dc.type.hasversion	http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.local	Tesis/Trabajo de grado - Monografía - Pregrado