Study of electromigration and ir-drop effects for chip reliability

Simple item page
dc.contributor.advisorHernandez Herrera, Hugo Pablo
dc.contributor.advisorRoa Fuentes, Elkim Felipe
dc.contributor.authorLozano Carvajal, Juan Pablo
dc.date.accessioned2024-03-03T22:44:16Z
dc.date.available2016
dc.date.available2024-03-03T22:44:16Z
dc.date.created2016
dc.date.issued2016
dc.description.abstractUna metodología para analizar los efectos generados por la Electromigración (EM) y el IR-drop en tecnología CMOS 130nm TSMC se llevó a cabo en este trabajo. La metodología implementada evita el sobredimensionamiento de la vista layout en los circuitos diseñados y reduce el tiempo de trabajo utilizado para arreglar sus defectos. Circuitos analógicos, digitales y de señal mezclada fueron analizados mostrando en el layout las estructuras del circuito donde los defectos por EM y IR-drop son críticos. Entre las soluciones más comunes utilizadas en este trabajo para solucionar los defectos encontrados en la vista layout de los circuitos analizados están. La modificación de la geometría de las interconexiones con niveles de densidad de corriente superiores a los permitidos por el Foundry; La reducción en las tensiones de alimentación para evitar niveles elevados de densidad de corriente sacrificando rendimiento del circuito y la reducción en la frecuencia de operación de los circuitos electrónicos que no permiten modificar la geometría de las interconexiones por falta de espacio libre y/o por incumplimiento de las reglas de diseño. Los resultados presentados indican que la metodología implementada es muy eficiente detectando los cuellos de botella con defectos, garantizando la integridad eléctrica del chip producido durante largo tiempo de operación y un amplio uso.
dc.description.abstractenglishStudy of electromigration and ir-drop effects for chip reliability
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/35032
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subject130Nm
dc.subjectCmos
dc.subjectElectromigracion
dc.subjectIr-Drop
dc.subjectConfiabilidad
dc.subjectMicroelectronica.
dc.subject.keywordA methodology to analyze Electromigration (EM) and IR-drop effects in TSMC 130nm CMOS technology was implemented in this work. The implemented methodology avoids oversizing of the designed circuit layout and reduces the working time used to fix them. Analog
dc.subject.keywordmixed-signal and digital circuits (amplifiers
dc.subject.keywordcomparators
dc.subject.keywordfilters
dc.subject.keywordphase mixers
dc.subject.keywordADCs
dc.subject.keywordbandgap voltage reference
dc.subject.keywordcharge pumps) were analyzed showing on the layout the circuit structures where EM and IR-drop effect are critical. Among the most common solutions used in this paper to solve the defects found in the layout view of the circuits analyzed are. The modification of the geometry of the interconnection layers with current density levels higher than allowed by the company that produces the integrated circuits (Foundry); The reduction in the supply voltages to avoid high levels of current densities sacrificing circuit performance and reduction in the operating frequency of electronic circuits that do not allow to modify the geometry of the interconnections layers by lack of free space and / or failure of the layout design rules (DRC). The presented results indicate that the implemented methodology is very efficient detecting bottleneck regions
dc.subject.keywordwhich guarantees the electrical integrity of the produced chip during long operation time and extensive use.
dc.titleStudy of electromigration and ir-drop effects for chip reliability
dc.title.english130Nm, Cmos, Electromigration, Ir-Drop, Reliability, Microelectronics.
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
303 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
2.58 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
259.55 KB
Format:
Adobe Portable Document Format
Download
Collections
Ingeniería Electrónica